数字逻辑基础总复习十.docx

数字逻辑基础总复习十.docx

《数字逻辑基础总复习十.docx》由会员分享，可在线阅读，更多相关《数字逻辑基础总复习十.docx（8页珍藏版）》请在冰点文库上搜索。

数字逻辑基础总复习十

用二进制同步计数器构成其他进制计数器

A、同步置数法

CLR

CTRDIV16

5,CT=0

Ml

CP

ENT

M23,CT=15

G3

G4

>C5/2,3,4+

nr

ENP

A

1,5D

（1）

B

（2）

C

⑷

D

（8）

LOAD

C

■C

RCO

QA

QB

QC

QD

用二进制同步计数器构成其他进制计数器

A、同步置数法

利用进位信号进行同步置数，跳过若干状态。

例如DCBA=0011=3,则有以下时序图：

CP

CLR

CTRDIV16

5,CT=0

：

＞

LOAD

ENT

ENP

M1M2G3G4

>C5/2,3,4+

3,CT=15

RCO

1,5D

（1）

（2）

（4）

（8）

A=1

B=1

C=0

D=0

QA

QB

QC

QD

CP

Q14

15

用二进制同步计数器构成其他进制计数器

B、同步复位法

利用输出译码进行同步复位，跳过若干状态。

例如n=12，则有以下时序图：

B、同步复位法

il;

（__12

（__0

i

CP

Q

liptTrn

wmk

PIT

串行输入

并行输入

实现多功能的与或门

方式关联右移

3、通用移位寄存器

由同步时序电路模块构成的电路举例

基于计数器的序列信号发生器

0MUX

1

CP

CTRDIV8>C1

4

5

6

7

2

1D⑴

本例产生序列为10110001

设计一个同步时序电路的一般步骤

•确定采用何种模型•状态转换表或状态转换图•化简冗余状态，获得最简单的状态机•状态编码

•确定触发器类型，状态激励表•触发器的激励方程，电路的输出方程并化简•最终的逻辑电路图

带有冗余状态的同步时序电路设计

一个具有〃个状态的同步时序电路，如果〃不是恰巧等于2、一般总有P1个冗余状态。

这些冗余状态在设计时必须加以处理。

若处理不当，会造成严重后果。

自启动检查

冗余状态的处理规则

1.如果问题要求所有冗余状态都具有特定的输出和次态，则在开始进行设计时，除了明确不可能出现的状态以外，应该将所有的冗余状态的输出和次态考虑在状态转换表或状态转换图中。

这样得到的设计可以满足问题的原始要求。

2.如果问题只要求满足自启动条件，则可以以任意项方式处理冗余状态，但是最后要进行自启动检查。

3.也可以以确定方式处理冗余状态，但可能得到的结果不是比较好的结果，所以应该进行优化检查。

4.无论上述哪种方法，若在检查后发现问题，都需要按照检查的结果重新修改设计。

状态分配规则1

对于在相同输入条件下有相同次态的所有状态，在进行状态分配后，应当能形成一个质蕴含。