数电仿真实验报告 302540289 修改.docx
《数电仿真实验报告 302540289 修改.docx》由会员分享，可在线阅读，更多相关《数电仿真实验报告 302540289 修改.docx（36页珍藏版）》请在冰点文库上搜索。
数电仿真实验报告302540289修改
数电仿真实验报告
学院：
电气工程学院
姓名：
陈坚
学号：
2008302540289
班级：
08级10班
实验一组合逻辑电路设计与分析
一、实验目的：
（1）学会并掌握组合逻辑电路的特点
（2）利用逻辑转换仪对组合逻辑电路进行分析与设计
二、实验原理
组合逻辑电路是一种重要的数字逻辑电路：
特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。
根据电路确定功能，是分析组合逻辑电路的过程，一般按图1—1所示步骤进行分析。
列表
化简
推导
最简表达式
逻辑表达式
组合逻辑电路
分析
确定电路功能
真值表
图1—1组合逻辑电路的分析步骤
归纳
分析
根据要求求解电路，是设计组合逻辑电路的过程，一般按图1—2所示步骤进行。
逻辑表达式
真值表
问题提出
逻辑图
化简变换
图1—2组合逻辑电路的设计步骤
逻辑转换仪是在Multisim软件中常用的数字逻辑电路设计和分析的仪器使用方便、简洁。
逻辑转换仪的图标和面板如图1—3所示。
图1—3逻辑转换仪的图标和面板
三、实验内容：
（1）利用逻辑转换仪对已知逻辑电路进行分析。
经分析得到的真值表和表达式：
在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图1-5所示结果。
观察真值表，我们发现：
当四个输入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D中1的个数为偶数时，输出为1。
因此这是一个四位输入信号的奇偶校验电路。
（2）根据要求利用逻辑转换仪进行逻辑电路的设计。
a.问题提出：
有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾探测器。
为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。
b.在逻辑转换仪面板上根据下列分析出真值表如图1-6所示：
由于探测器发出的火灾探测信号也只有两种可能，一种是高电平
（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。
因此，令A、B、C分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F为报警控制电路的输出。
经分析得到的表达式：
（3）在逻辑转换仪面板上单击由真值表到处简化表达式的按钮后得到如图1-7所示的最简化表达式。
（4）在图1-8的基础上单击由逻辑表达式得到逻辑电路的按钮后得到如图1-8所示的逻辑电路。
图1-8生成的报警控制信号电路
四、思考题
（1）设计一个4人表决电路。
即如果3人或3人以上同意，则通过；反正，则被否决。
用与非门实现。
通过分析得到真值表如图1-9所示。
a.按由真值表转换成最简逻辑表达式的按钮得到相应的最简逻辑表达式。
b.按由逻辑表达式转换成与非门电路，得到如图1-10所示电路，即所求电路。
c.按由逻辑表达式转换成与非门电路，得到如图1-10所示电路，即所求电路。
经分析得到的真值表
用与非门实现的4人表决电路
（2）利用逻辑转换仪对图1-11所示逻辑电路进行分析。
依次按逻辑转换仪上由逻辑电路转换成真值表的按钮和由真值表转换成最简表达式的按钮得到所要的分析结果，如图1-12所示。
图1—12经分析得到的真值表和表达式
五、实验心得
通过本次实验的学习，我们复习了数电课本关于组合逻辑电路分析与设计的相关知识。
掌握了逻辑转换仪的功能及其使用方法，并知道了利用逻辑转换仪只能用与非门实现逻辑功能，如果要求用其他逻辑门实现逻辑功能，需利用分析得到的逻辑表达式自行设计相应电路。
实验二编码器、译码器电路仿真实验
一、实验目的：
（1）掌握编码器，译码器的工作原理
（2）常见编码器，译码器的应用
二、实验原理
我们知道数字信号不仅可以用来表示数，还可以用来表示各种指令和信息。
所谓编码是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。
例如，用二进制数码表示16进制数叫做二—十六进制编码。
能完成编码功能的电路统称为编码器74LSI48D是常用的8线—3线优先编码器，如图2-1所示。
在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。
其中7端优先权最高，0端优先权最低，其他端的优先权按端脚号的递减顺序排列。
E1为选通输入端，低电平有效，只有EI=0时，编码器正常工作，而在EI=1时，所有的输出端均被封锁。
E0为选通输出端，GS为优先标志端。
该编码器输入、输出均为低电平有效。
图2—1编码器74LS148D
图2—2译码器74LS138D
三、实验内容
对8-3线优先编码器和3-8译码器进行仿真，仿真电路如下：
（1）8-3优先编码器
8-3优先编码器实验结果真值表
输入端
输出端
EI
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
A2
A1
A0
GS
EO
1
X
X
X
X
X
X
X
X
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
X
1
1
0
0
1
0
1
1
1
1
1
0
X
X
1
0
1
0
1
0
1
1
1
1
0
X
X
X
1
0
0
0
1
0
1
1
1
0
X
X
X
X
0
1
1
0
1
0
1
1
0
X
X
X
X
X
0
1
0
0
1
0
1
0
X
X
X
X
X
X
0
0
1
0
1
0
0
X
X
X
X
X
X
X
0
0
0
0
1
3-8线译码器仿真电路：
3-8线译码器真值表：
输入端
输出端
G1
G2A
G2B
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
0
1
1
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
1
1
1
1
0
1
1
0
0
1
0
0
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
四、思考题：
利用两块8—3线优先编码器74LS148D设计16—4线优先编码电路，然后仿真验证16—4线优先编码的逻辑功能。
五、实验心得
本次实验主要掌握编码器、译码器的工作原理，掌握了如何利用基础编码器设计多线编码器。
实验三竞争冒险电路仿真实验
一、实验目的
（1）掌握组合逻辑电路产生竞争冒险的原因
（2）学会竞争冒险是否可能纯在的判断方法
（3）了解常用消除竞争冒险的方法
二、实验原理
在组合逻辑电路中，由于门电路存在传输延时时间和信号状态变化地速度不一致等原因，使信号的变化出现快慢的差异，这种现象叫做竞争。
竞争的结果是使输出端可能出现错误的信号，这种信号叫做冒险。
所以有竞争不一定有冒险，有冒险一定有竞争。
利用卡诺图可以判断组合逻辑电路是否可能存在竞争冒险现象，具体做法如下：
根据逻辑函数表达式，作出其卡诺图，若卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，则该电路存在竞争冒险的可能性。
既然电路存在竞争就有可能产生冒险造成输出的错误动作，因此，必须杜绝竞争冒险现象产生，常用的消除竞争冒险的方法有以下四种：
加取样脉冲，消除竞争冒险，修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲。
三、实验内容
（1）0型冒险
仿真结果如下：
（2）1型冒险电路
仿真结果如下：
（3）多信号输入同时变化产生的冒险电路
仿真结果如下：
对以上电路进行修改后如下：
再次仿真呢，结果没有冒险
四、思考题：
如图3—5所示电路是否存在竞争冒险现象，若存在如何消除？
竞争冒险电路
竞争冒险电路仿真结果
当B=C=0时，原逻辑表达式
，存在冒险竞争，为消除竞争冒险现象，可以增加冗余项
变成
采用修改后电路如图3-15所示，记录仿真结果。
竞争冒险消除电路
竞争冒险消除电路仿真结果
五、实验心得
本次实验复习了课本上关于逻辑电路产生冒险竞争的原因、判断方法及消除方法。
并在Multism中运用元器件仿真了几个简单的逻辑电路，并成功消除了冒险竞争。
实验四触发器电路仿真实验
一、实验目的
（1）掌握边沿触发器的逻辑功能
（2）逻辑不同边沿触发器逻辑功能之间的相互切换
二、实验原理
触发器是构成时序电路的基本逻辑单元，具有记忆、存储二进制信息的功能。
从逻辑功能上将触发器分为RS、D、JK、T、T’等几种类型，对于逻辑功能的描述有真值表、波形图、特征方程等几种方法。
功能不同的触发器之间可以相互转换。
边沿触发器是指只在CP上升沿或下降沿到来时接受此刻的输入信号，进行状态转换，而其他时刻输入信号状态的变化对其没有影响的电路。
集成触发器通常具有异步置位、复位功能。
74LS74D是在一片芯片上包含两个完全独立边沿D触发器的集成电路。
对它的分析可分为以下三种情况：
（1）无论CP、D为何值，只要1~CLR=0，~1PR=1，触发器置0；只要~1CLR=1，~1PR=0，触发器置1。
（“~”表示非）
（2）当~1CLR=~1PR=0时为不允许状态、
（3）当~1CLR=~1PR=1且CP处于上升沿时，
74LS112D是在一芯片上饱和两个完全独立边沿JK触发器的集成电路。
对他的分析可分为以下三种情况。
（1）无论CP、J、K为何值，只要~1CLR=0，~1PR=1，触发器置0；只要~1CLR=1，~1PR=0，触发器置1。
（“~”表示非）
（2）当~1CLR=~1PR=0时为不允许状态。
（3）当~1CLR=~1PR=1且CP处于下降沿时，
。
三、实验内容
（1）D触发器仿真电路
仿真结果真值表：
输入端
现态
次态
CP
~CLR
~PR
D
Qn
Qn+1
X
0
0
X
1
不确定
X
0
1
X
0
不确定
X
1
0
X
1
不确定
1
1
1
0
0
0
1
1
1
1
0
1
（2）JK触发器仿真电路
仿真结果真值表：
输入端
现态
次态
CP
~CLR
~PR
J
K
Qn
Qn+1
X
0
0
X
X
－
不确定
X
0
1
X
X
不确定
0
X
1
0
X
X
不确定
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
1
1
1
0
1
1
0
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
1
1
0
1
四、思考题
由于D触发器使用方便，JK触发器功能最完善，怎样将JK触发器和D触发器分别转换成T触发器。
T触发器的逻辑表达式为
，JK触发器只需将J，K输入端连接同一信号便可，用D触发器转换成T触发器，则令
，只需在D输入端前增加一个异或门即可实现。
用D触发器转换的T触发器
用JK触发器转换的T触发器
五、实验心得
本次实验对D触发器、J触发器、T触发器的逻辑功能进行了复习，了解了74LS74D和74LS112D的逻辑符号和引脚注解，学会了用D触发器和JK触发器转换成T触发器的电路图。
实验五计数器电路仿真实验
一、实验目的
（1）了解计数器的日常应用和分类。
（2）熟悉集成计数器逻辑功能和其各控制端作用。
（3）掌握计数器的使用方法。
二、实验原理
统计输入脉冲个数的过程叫计数。
能够完成计数工作的电路称作计数器。
计数器的基本功能是统计叫钟脉冲的个数，即实现计数操作，也可用于分频、定时、产生节拍脉冲等。
计数器的种类很多，根据计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N进制）。
二进制计数器是构成其他各种计数器的基础。
按照计数器中计数值的编码方法，用n表示二进制代表，N表示状态位，满足
的计数器称作二进制计数器。
74LS161D是常见的二进制加法同步计数器，其功能如表5.1所示。
74LS191D是常见的二进制加/减同步计数器，其功能如表5.2所示。
表5.174LS161D功能表（~表示“非”）
输入
输出
~CLR
~LOAD
ENT
ENP
CLK
A
B
C
D
QA
QB
QC
QD
0
X
X
X
X
X
X
X
X
0
0
0
0
1
0
X
X
1
Da
Db
Dc
Dd
Da
Db
Dc
Dd
1
1
0
X
X
X
X
X
X
计数
1
1
0
X
X
X
X
X
X
保持
1
1
X
0
X
X
X
X
X
保持
表5.274LS191D功能表（~表示“非”）
输入
输出
~LOAD
~CTEN
~U/D
CLK
A
B
C
D
QA
QB
QC
QD
1
0
1
1
X
X
X
X
减法
1
0
0
1
X
X
X
X
加法
0
X
X
X
Da
Db
Dc
Dd
Da
Db
Dc
Dd
1
1
X
X
X
X
X
X
保持
若一计数器的计数长度（模）为10，则该计数器称为十进制计数器。
74LS62是常见的十进制加法同步计数器，其引脚和功能与74LS161D二进制加法同步计数器类似。
74LS192D是常见双时钟同步十进制加/减计数器。
三.实验内容
（1）二进制加计数器仿真
仿真电路如下：
仿真结果如下：
（2）74LS191D构成的二进制加/减同步计数器
仿真结果如下：
四、思考题
模仿图574LS161D构成的二进制加法同步计数器，设计由74LS162D构成的十进制加法同步计数器，并验证实际结果是否与理论值相吻合。
仿真结果如下：
实际结果与理论值吻和
（2）模仿图74LS191D构成的二进制加/减法同步计数器，设计由74LS192D构成的十进制加/减同步计数器，并且验证实际结果是否与理论值相吻合。
仿真结果如下：
五、实验心得
通过本次实验了解计数器的日常应用和分类，熟悉集成计数器逻辑功能和其各控制端作用，掌握计数器使用方法。
实验六任意N进制计数器电路仿真实验
一、实验目的
（1）学会分析任意N进制计数器。
（2）灵活应用构成任意N进制计数器的三种方法。
二、实验原理
（1）简单连接法：
将两个计数器首尾相连，构成一个新的计数器，该计数器的模是两个计数器模的乘积。
（2）清零端复位法：
开始计数后，经过M个脉冲，技术状态达到SM，通过辅助门电路将SM译码，产生一个清零信号加至计数器的清零端，使计数器返回到初始零状态，这样就跳跃了（N-M）个状态，从而构成了M进制计数器。
（3）利用置入控制端的置位法：
利用中规模器件的置入控制端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃（N-M）个状态，实现M进制计数器
3.实验内容：
（1）简单连接法构成模为100的计数器
（2）清零端复位法构成的八进制计数器
（3）置入控制端的置们法构成的八进制计数器
四、思考题
如何利用简单连接法将两个二进制加法计数器74LS161D构成一个模256的计数器。
实验七.数字抢答器设计
一、设计任务与要求
1、抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S1~S8表示。
2、主持人控制开关按钮S，由主持人控制
3、抢答器具有锁存和显示功能。
4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定
5、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止
6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器显示00。
二、设计原理
接通电源后，主持人将开关拨到“清楚”状态，抢答器处于禁止状态，编号显示器灭灯，定时显示设定时间；主持人将开关置于开始状态，宣布开始，抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：
优先判断、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清零”和“开始”状态开关。
五、设计说明
1、第一部分为抢答按钮，J1、J2、J3、J3、J4、J5、J6、J7、J8分别代表八支队伍，按钮只能输入单一脉冲。
2、第二部分为编码电路，用74LS148实现。
3、第三部分为锁存电路，用三个JK触发器和若干非门，与非门实现，用于把输入的单一脉冲信号锁存。
其中包含清零按钮。
4、第四部分为译码电路，用74LS248实现，其中高位D恒定接地，只译码0―7数字。
5、第五部分为译码显示。
六、功能介绍
该电路完成俩个功能：
一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：
开关S置于“清零”端时，RS触发器的端均为0,4个触发器输出置0，使74LS148的EI=0，使之处于工作状态。
当开关S置于“开始”时，抢答器处于等待工作的状态，当有选手将按键按下时，如按下S574LS148的输出经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=101，经译码显示“5”。
此外，1Q=1，使74LS148=1，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于1Q=1，使=1，所以74LS148仍处于禁止状态，确保不会二次按键输入信号，保证了抢答者的优先性。
如有再次抢答需主持人将S开关重新置“清零”，然后再进行下一轮抢答。
升级会员 