半导体存储器分类结构和性能.docx

半导体存储器分类结构和性能.docx

《半导体存储器分类结构和性能.docx》由会员分享，可在线阅读，更多相关《半导体存储器分类结构和性能.docx（10页珍藏版）》请在冰点文库上搜索。

半导体存储器分类结构和性能

√半导体存储器——分类、结构和性能

半导体存储器（解说）

——分类、结构和性能——

作者：

XieM.X.（UESTC，成都市）

计算机等许多系统中都离不开存储器。

存储器就是能够存储数据、并且根据地址码还可以读出其中数据的一种器件。

存储器有两大类：

磁存储器和半导体存储器。

（1）半导体存储器的分类和基本结构：

半导体存储器是一种大规模集成电路，它的分类如图1所示。

半导体存储器根据其在切断电源以后能否保存数据的特性，可区分为不挥发性存储器和易挥发性存储器两大类。

磁存储器也都是不挥发性存储器。

半导体存储器也可根据其存储数据的方式不同，区分为随机存取存储器（RAM）和只读存储器（ROM）两大类。

RAM可以对任意一个存储单元、以任意的次序来存/取（即读出/写入）数据，并且存/取的时间都相等。

ROM则是在制造时即已经存储好了数据，一般不具备写入功能，只能读出数据（现在已经发展出了多种既可读出、又可写入的ROM）。

半导体存储器还可以根据其所采用工艺技术的不同，区分为MOS存储器和双极型存储器两种。

采用MOS工艺制造的称为MOS存储器；MOS存储器具有密度高、功耗低、输入阻抗高和价格便宜等优点，用得最多。

采用双极型工艺制造的，称为双极型存储器；双极型存储器的优点就是工作速度高。

图1半导体存储器的分类

半导体存储器的基本结构就是存储器阵列及其它电路。

存储器阵列（memoryarray）是半导体存储器的主体，用以存储数据；其他就是输入端的地址码缓存器、行译码器、读出放大器、列译码器和输出缓冲器等组成。

各个存储单元处在字线（WL，wordline）与位线（BL，bitline）的交点上。

如果存储器有N个地址码输入端，则该存储器就具有2N比特的存储容量；若存储器阵列有2n根字线，那么相应的就有2N-n条位线（相互交叉排列）。

在存储器读出其中的数据时，首先需通过地址码缓存器把地址码信号送入到行译码器、并进入到字线，再由行译码器选出一个WL，然后把一个位线上得到的数据（微小信号）通过读出放大器进行放大，并由列译码器选出其中一个读出放大器，把放大了的信号通过多路输出缓冲器而输出。

在写入数据时，首先需要把数据送给由列译码器选出的位线，然后再存入到位线与字线相交的存储单元中。

当然，对于不必写入数据的ROM（只读存储器）而言，就不需要写入电路。

（2）RAM和ROM的比较：

RAM（随机存取存储器）中的每一个单元都有x-y地址，这不同于其他串行存储器（如磁存储器）。

RAM大体上可分为SRAM（静态RAM）

保存数据。

SRAM在实质上就是一个双稳态的触发器。

在图2中示出了由双稳态触发器构成的一种SRAM阵列。

BL上面的横线表示互补。

图22×2的CMOS-SRAM阵列

●存储单元的构成：

在图2的每一个单元中都包含有两个反向并联的倒相器和两个传输门晶体管，即为六个晶体管的单元（6T存储单元）。

这里采用了CMOS器件，故这种6T存储单元也称为CMOS型存储单元。

6T存储单元中的p-MOSFET为负载管，因为该负载管的电流大小不是关键因素，故可用面积较小的TFT（薄膜晶体管）来代替，也可以采用电阻来代替。

若采用电阻负载的存储单元，则称为高阻负载型存储单元（或称为4T存储单元）；实际上这里的电阻负载往往采用耗尽型MOS二极管来代替。

●两种存储单元的比较：

CMOS型存储单元包括两个反相器和两个传输门，共有两种型式（p型和n型）的6个晶体管，因此结构较复杂。

但是，CMOS型存储单元的功耗小（直流电流<0.1pA）、动态范围大和工作温度范围宽，从而在SRAM存储单元的周围电路中也都采用CMOS；于是，因待机时的耗电<0.1pA，所以在利用电池工作时可以保存数据达十年以上。

高阻负载型存储单元的结构较简单，其负载电阻可以采用堆积在晶体管上的多晶硅布线层来构成，因此是一种立体结构。

通过加大负载电阻，可以把存储单元消耗的电流降低到1pA数量级，并且通过采用CMOS的周围电路可以获得待机时的耗电为1μA数量级；因此，利用电池可以把数据保存两年左右。

然而由于负载电阻较大，则这种双稳态电路难以确保在保持和读出数据时的稳定性。

●SRAM的特点和应用：

与DRAM相比，虽然SRAM存储单元所需要的晶体管数目较多（6T或者4T），故不利于大规模集成。

但是SRAM读出数据的速度较快（因为在读出时不会破坏存储单元本身的数据），并且保存数据所需要的耗电也较小，所以SRAM通常用作为与高速处理器之间传递数据的存储器——超高速缓冲存储器（cachememory）或者携带式电子设备的存储器。

②DRAM（动态RAM）：

DRAM的存储单元由一个电容器和一个晶体管（1Tr/1Cap）组成，这里的电容器用以存储数据电荷，而晶体管起着电荷传输门的作用（晶体管采用共栅接法，速度较快）。

图3示出的是由单管单元构成的DRAM阵列。

●工作原理和基本特性：

图3单管单元的DRAM阵列

DRAM的工作：

当电容器与晶体管连接的记忆节点上的电位为电源电压（VCC）时，存储单元的数据即对应于“1”，当记忆节点上的电位为地电位（0V）时，存储单元的数据即对应于“0”。

加在电容器多晶硅电极上的电压为恒定值（即设定为记忆节点上的最大电位的一半，大约为VCC/2），以使得作用在电容器氧化层上的电场尽量小。

存储电荷数量的估算（以1Mbit的DRAM为例）：

为了防止存储器集成电路发生因α粒子的电离作用而引起的软击穿（soft-error），往往就要求电容器存储有一定数量的电荷，即要求电容器具有一定的电容量（大约为30fF）。

因此，可设电容器的有效面积为A=6μm2，氧化层厚度为tox=7nm，则电容器的电容量为

CS=A×（εox/tox）=6μm2×[（3.9×8.85×10-14F/cm）/7nm]≈30fF

如果电源电压VCC=5V，则得到电容器中存储电荷的数量为

QC=CS×VCC/2=30fF×2.5V=75×10-15C≈（47×104）×（1.6×10-19C）

即电容器中存储有大约47万个电子。

由于电容器总有一定的漏电流，则为了让数据电荷保存较长的时间，就要求氧化层质较好；并且还要定期地刷新——恢复数据（再生）。

如果要求数据电荷保存1秒钟，那么就必须把漏电的速度控制在ΔQ/Δt=QC/1秒=0.075pA≈1个电子/2微秒以下。

DRAM的读出：

因为当读出存储单元中的微量电荷时，将使得存储在存储单元中的数据受到破坏，故DRAM的读出是一种破坏性的过程；并从而必须要对微小的数据电压进行放大之后才能实现读出，这就需要一定的时间（读出时间），该读出时间至少也得要30ns。

而SRAM的读出时间很短，因为它在读出时并不破坏存储的数据。

●DRAM的结构设计：

虽然DRAM的单元都是1Tr/1Cap，但是其具体结构却是多种多样的。

因为DRAM存储的数据都是用电荷的数量来表示的，所以如何采用最小的硅片面积来获得最大的电容量，这就是设计DRAM时所需要考虑的重要问题。

图4平面型DRAM存储单元

在存储容量小于1Mbit的DRAM中，通常采用“平面型存储单元”的结构，它的横截面如图4所示。

这里采用了三层多晶硅，即晶体管栅极、电容器电极和存储单元的位线都采用掺杂多晶硅来制作，故称这种结构为三层多晶硅结构。

多晶硅的使用，不仅减小了存储单元的面积，而且也使得存储单元结构的改变更加自由。

在存储容量更大的DRAM中，为了在很小面积的存储单元上确保具有一定的电容量，就采用了立体式的存储单元结构。

一种就是沟槽型结构，即是在硅片表面上首先刻出沟槽，然后再在沟槽的内表面上形成绝缘层，以增大电容器极板的面积；另外一种就是堆积型结构，即是首先形成晶体管，然后再在上面覆盖多晶硅层（作为电容器的电极）以增大电容器极板面积。

●数据的读出和写入：

因为DRAM在读出时往往会使数据信号丧失，所以需要读出再生放大器。

由于DRAM的存储单元所需要的元器件数目较少，故适合于大规模集成，并且每一个bit的成本较低，所以，尽管DRAM在工作时需要不断刷新，但它仍然是随机存取存储器中用得最多的一种形式。

③MROM（掩模只读存储器，maskROM）：

MROM的存储单元由一个晶体管构成，如图5所示。

MROM中晶体管的状态（“0”和“1”）由漏极和位线之间的内部连接（接通或者断开）来决定。

图5MROM阵列

MROM在制作时就已经把信息固定在存储单元中了，所以不能重新改写其中的数据（即不能再编程）。

信息的写入是在工艺中、通过一块存储有数据的掩模来实现的；可采用三种工艺方式来写入：

利用扩散或形成电极的工艺来切断电流通路，或者利用离子注入工艺来改变晶体管的阈值电压以使得成为常通的耗尽型晶体管。

有时把MROM就简称为ROM。

MROM的数据写入时间（TAT）较长，因为需要通过掩模和某种工艺来实现。

一般，采用离子注入工艺的TAT最长，但是这种方式对应的单元面积较小；采用电极工艺的TAT较短，但是存储单元的面积较大。

④FPROM（熔丝可编程只读存储器或现场可编程只读存储器，FusePROM）：

图6FAMOS单元的EPROM阵列

PROM是用户自己可以进行自由写入数据（编程）的一种只读存储器——可编程ROM。

其中的FPROM则是用户可采用熔丝技术或者反熔丝技术来实现写入（编程）的PROM；这种存储器阵列的结构类似于图5，所不同的是阵列之间的内部连接（即编程）由用户自己来完成。

当FPROM一旦写入了数据之后，该存储器就不能再更改其中的数据，因为写入数据时，需要通过较大的电流（利用双极型技术）才能把熔丝熔断或者熔接起来。

⑤EPROM（可擦除、可编程只读存储器，ErasablePROM）：

EPROM是采用带有控制栅极的浮置栅雪崩注入MOS晶体管（FAMOS）来作为存储器件的一种PROM。

EPROM的结构如图6所示。

对于EPROM，把数据存储到FAMOS浮空栅中去的过程也就是利用热电子的热发射注入效应，因此在存储器件的漏极（位线）和控制栅极（字线）之间就需要加上较高的电压，则与读出时间（数十纳秒）相比，写入的时间就比较长（数十微秒）。

图7EEPROM阵列

同时，由于FAMOS的采用，则其数据的擦除（即把存储在浮空栅中的电子释放出来）比较困难（因为周围的氧化硅势垒很高），即需要紫外线（或者X射线）的照射才能实现，并且不能进行选择性擦除。

因此这种EPROM就需要封装在留有石英玻璃窗口的管壳中。

也因此常把这种EPROM称为可编程的紫外线擦除ROM。

⑥EEPROM（电可擦除、可编程只读存储器，ElectricallyErasablePROM）：

EEPROM所采用的存储器件可以是SAMOS，也可以是MNOS（金属-氮化物-氧化物-半导体晶体管）或者FLOTOX（浮栅隧道氧化物晶体管），但是现在用得最多的则是FLOTOX。

向这些晶体管的浮空栅进行注入和取出电荷（写入/擦除）的程基本上都是隧道效应。

在图7中示出了EEPROM阵列的基本结构。

每一个存储单元包含两个晶体管，其中一个是用于存储信息的晶体管，另一个是用于选择地址的晶体管。

因此EEPROM不仅可以进行电擦除，而且也可以利用字节地址来进行选择性地擦除，因此又称EEPROM为电可改写ROM（EAROM）。

EEPROM能够通过栅极电压的作用、利用隧道效应来比较容易地写入数据，则所需要的写入时间（TAT）要短于EPROM。

但是不管是EPROM也好，还是EEPROM也好，因为在写入数据时都利用了热电子向氧化层的注入效应，而氧化层具有很高的电阻，所以写入的速度总是远不如由低阻抗的有源器件（晶体管）构成的RAM来得快。

⑦快速EEPROM：

快速EEPROM也称为快速EPROM，与EEPROM不同的是采用了一个晶体管单元的结构（如图6），则快速EEPROM的功能不如EEPROM那么完备，即只能进行完全的擦除（同时清除所有比特信息），而不能进行选择性地擦除。

因此可以说，快速EEPROM实际上就是EPROM和EEPROM的折中。

作为大容量EEPROM的一种所谓“快闪存储器”（Flashmemory），由于可以改写数据，而且数据又具有不挥发性，所以广泛地用来记忆半固定的数据。

⑧非易失性RAM：

这种存储器可看作为非易失性SRAM，也可看作为编程时间短、具有持续性久的EEPROM。

如果能够实现的话，这种存储器应该是一种理想的存储器。

（4）提高半导体存储器制造合格率的措施～备份技术：

●备份存储单元的必要性：

半导体存储器是一种大规模集成电路，它所包含的存储单元数目已经多至109以上，而每一个存储单元的面积却小于1μm2，因此在制造中要完全保证每一个存储单元都达到要求，就较为困难。

实际上，由于工艺过程中的杂质和灰尘等的影响，往往不可能做到每一个存储单元都是合格品，从而就需要采取一些措施才能提高存储器产品的合格率。

为了提高存储器的合格率，可以从两个方面来考虑：

一方面是提高工艺技术水平，另一方面是采取其他的补救措施。

在设计时，有意设置一定数量的备份存储单元，就是一种有效的补救措施；当有某个存储单元不合格时，即可以采用合格的备份单元来置换之，以达到提高整个存储器芯片的合格率。

●部分存储单元的设计：

备份存储单元的数目需要考虑多种因素来进行选取。

当采用较多的备份存储单元时，即使有多个存储单元不合格，也可以通过置换来提高产品合格率，这可以降低制造成本；但是，若备份存储单元较多时，就会增大存储器电路芯片的尺寸，则使得一个大圆片上的电路芯片的数量减少，这又将增加制造成本。

因此，备份存储单元的数目需要选取得适当。

备份存储单元的设置和置换方法：

对于由行、列构成的存储器阵列而言，就需要分别设置行和列的备份存储单元；并且在存储器电路中设置有可以检测出不合格单元的地址码的器件以及一个比较电路。

当对芯片测量出不合格的存储单元的行、列的地址码后，即可通过比较电路来把对不合格单元地址码的存取转换到备份单元去，从而能够实现所有地址码的存储单元都可以正常工作。

用来转换地址码的电路有激光、电流熔断熔丝和PROM存储单元等。

（5）提高半导体存储器可靠性的措施：

●经时退化问题：

这是半导体存储器随着使用时间的增长而发生性能变化的一种现象。

经时退化的主要表现：

一是晶体管阈值电压发生变化，并导致电流增大；二是存储单元电容器中的氧化膜泄漏电流增大。

这些现象都是由于器件的微型化和氧化膜厚度的减薄所引起元器件内部电场增强的结果。

解决经时退化的措施：

一是优化设计元器件的结构和工艺，以减弱内部电场和提高氧化膜质量；二是降低电源电压，但是电源电压的降低有一定的限度，因此就需要另辟蹊径，一个有效的办法就是在集成电路内部设置一个电压转换器，用以给存储器提供一个低电压的电源。

●软失效问题：

作为大规模集成电路（LSI）的半导体存储器，在使用中有时会突然发生存储单元误动作的现象，这就是所谓“软失效”（或软击穿，soft-error）。

1）产生软失效的机理：

软失效主要是由于α射线进入到Si中而产生出大量载流子所引起的。

因为Si材料或者管壳材料中都或多或少地含有U、Th等放射性元素，这些元素的原子核裂变时即产生出α射线；α射线可深入到Si中20～30μm，并且在每1μm内可产生出10fC的电子-空穴对；所产生的这些载流子电荷即可破坏存储器中所保存的数据——失效，但这种破坏作用是暂时性的，因此称为软失效。

2）防止软失效的措施：

①存储单元的电容量要适当大一些（约为30fF以上，大约存储有50万个电子的电荷），以保证不会因一个α粒子的电离作用而导致误动作。

所以在DRAM的设计中，需要考虑的是如何在最小的硅片面积上来获得最大的电容量，以避免产生软失效。

②提高半导体、管壳等所用材料的纯度，以尽量减少放射性元素的影响。

③在集成电路芯片上涂敷一层数十μm的聚合物薄膜，以阻止来自管壳α射线的侵入。