中山大学数电实验三 利用MSI设计组合逻辑电路.docx
《中山大学数电实验三 利用MSI设计组合逻辑电路.docx》由会员分享，可在线阅读，更多相关《中山大学数电实验三 利用MSI设计组合逻辑电路.docx（15页珍藏版）》请在冰点文库上搜索。
中山大学数电实验三利用MSI设计组合逻辑电路
数电实验三利用MSI设计组合逻辑电路预习报告
1、复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
组合逻辑电路既可以用实验二中的“列出真值表→写函数式→化简或变换→画出逻辑图”方法来设计，也可以利用某些MSI（中规模集成电路）的功能特点来设计。
实验中用到的MSI有：
74LS138（译码器、数据分配器）、74LS151（数据选择器），其构造如下图所示。
译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。
如下图为3线-8线译码器。
当附加控制门Gs的输出为高电平（S=1）时，可由逻辑图写出：
从上式可看出，Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
译码器又可作为数据分配器，可以将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7.
数据选择器的功能是从一组输入数据中选出某一个信号输出，或称为多路开关。
2、复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。
本实验用八选一数据选择器74LS151，要实现的真值表如下所示：
S1
S0
A
B
Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
0
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
用proteus7.4模拟连接如下图所示：
模拟示波器显示如下图所示（只显示输出Y的波形）：
本实验用数据分配器74LS138要实现的真值表如下所示：
用proteus7.4模拟连接如下图所示：
数电实验三利用MSI设计组合逻辑电路实验报告
一、实验目的
1、熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2、掌握用MSI设计组合逻辑电路的方法。
二、实验仪器及器件
1、数字电路实验箱、数字万用表、示波器。
2、器件：
74LS00X1,74LS197X1,74LS138X1,74LS151X1.
三、实验内容与步骤
1、用八选一数据选择器74LS151设计一个函数发生器电路，它的真值表如预习报告中所示。
待静态测试检查电路工作正常后，进行动态测试。
将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。
将74LS197的QB、QC、QD分别接到74LS151的A0、A1、A2，QA端的输出相当于真值表中的B，74LS151的D0到D7分别对应QB、QC、QD的八种组合。
由真值表可推出，这八种组合对QA所做的逻辑运算分别为：
恒为0、不变、不变、恒为1、不变、取非、恒为1、恒为0.
接线完成后，观察波形如下图所示：
（1）CP和B对比图
由图可以看出，信号B在CP的下降沿发生跳变，CP的频率是B的频率的两倍。
CP引起B的变化，即Cp是因，B是果。
（2）B和A对比图
由图可以看出，信号A在B的下降沿发生跳变，B的频率是A的频率的两倍。
（3）A和S0的对比图
由图可以看出，信号S0在A的下降沿发生跳变，A的频率是S0的频率的两倍。
（4）S0和S1对比图
由图可以看出，信号S1在S0的下降沿发生跳变，S0的频率是S1的频率的两倍。
（5）S1和Y对比图
由图可以看出，当S1为低电平时，Y的变化为00010111；当S1为高电平时，Y的变化为01101100.Y的周期与S1的周期相同。
根据以上波形图，作出总的时序图如下：
对比所列表格中Y的变化可知实验连接及实验结果是正确的，这就是所要设计的函数发生器电路。
2、用3线-8线译码器74LS138实现一电路，该电路真值表如预习报告中所示。
将74LS197连接成八进制作为电路的输入信号源，将QD、QC、QB分别与A、B、C连接，D接模拟开关。
将74LS138附加控制端S1作为数据输入端，同时令S2=S3=0，A2、A1、A0作为地址输入端，即可将S1送来的数据只能通过A2、A1、A0所指定的一根输出线反相后送出去。
静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0—F7的波形。
观察波形图如下所示：
（1）CP和C对比图
由图可以看出，信号C在CP的下降沿发生跳变，CP的频率是C的频率的两倍。
CP引起C的变化，即CP是因，C是果。
（2）C和B对比图
由图可以看出，信号B在C的下降沿发生跳变，C的频率是B的频率的两倍。
（3）B和A对比图
由图可以看出，信号A在B的下降沿发生跳变，B的频率是A的频率的两倍。
（4）CP和F0对比图
由图可以看出，对比时钟信号，F0的变化为01111111循环变化。
F0的周期是时钟信号周期的8倍，且F0在时钟信号的下降沿发生跳变。
（5）F1和F0对比图
由图可以看出，F1与F0的变化规律以及周期频率都一致，但F1的变化比F0慢八分之一个周期，F1是在F0的上升沿发生跳变。
（6）F1和F2对比图
由图可以看出，F2与F1的变化规律以及周期频率都一致，但F2的变化比F1慢八分之一个周期，F2是在F1的上升沿发生跳变。
（7）F2和F3对比图
由图可以看出，F3与F2的变化规律以及周期频率都一致，但F3的变化比F2慢八分之一个周期，F3是在F2的上升沿发生跳变。
（8）F3和F4对比图
由图可以看出，F4与F3的变化规律以及周期频率都一致，但F4的变化比F3慢八分之一个周期，F4是在F3的上升沿发生跳变。
（9）F4和F5对比图
由图可以看出，F5与F4的变化规律以及周期频率都一致，但F5的变化比F4慢八分之一个周期，F5是在F4的上升沿发生跳变。
（10）F5和F6对比图
由图可以看出，F6与F5的变化规律以及周期频率都一致，但F6的变化比F5慢八分之一个周期，F6是在F5的上升沿发生跳变。
（11）F6和F7对比图
由图可以看出，F7与F6的变化规律以及周期频率都一致，但F7的变化比F6慢八分之一个周期，F7是在F6的上升沿发生跳变。
根据以上波形图，作出总的时序图如下：
对比真值表F0—F7的变化，可知实验连接和实验结果是正确的。
四、实验心得与体会
1、本实验让我明白了一些中规模的器件不仅具有它所设计的功能，还可以用来实现组合逻辑电路函数。
2、实验箱上没有非门，要实现非的功能，可用与非门。
实验箱上有74LS00、74LS10、74LS20三种型号的与非门，其中74LS00有两个，右边那个没有接电源。
操作时，只需将信号从与非门的一个输入端输入，即可在输出端得到被反相的输出信号。
3、实验时示波器出现了波形移动和波形重叠的现象，调节LEVEL旋钮到适当位置，这种现象即消失。
查阅书本后发现，这种现象是扫描频率不是信号频率的整数倍而导致的，LEVEL旋钮正是可以调节扫描频率，使之达到信号频率的整数倍。
4、在使用74LS197、74LS151、74LS138等中规模器件时，有的孔要恒接高电平或恒接低电平，这些细节一定要注意，否则可能影响实验结果甚至造成错误。
升级会员 