高速同步数据采集卡系统原理.docx

上传人:b****1 文档编号:2280016 上传时间:2023-05-03 格式:DOCX 页数:22 大小:324.01KB
下载 相关 举报
高速同步数据采集卡系统原理.docx_第1页
第1页 / 共22页
高速同步数据采集卡系统原理.docx_第2页
第2页 / 共22页
高速同步数据采集卡系统原理.docx_第3页
第3页 / 共22页
高速同步数据采集卡系统原理.docx_第4页
第4页 / 共22页
高速同步数据采集卡系统原理.docx_第5页
第5页 / 共22页
高速同步数据采集卡系统原理.docx_第6页
第6页 / 共22页
高速同步数据采集卡系统原理.docx_第7页
第7页 / 共22页
高速同步数据采集卡系统原理.docx_第8页
第8页 / 共22页
高速同步数据采集卡系统原理.docx_第9页
第9页 / 共22页
高速同步数据采集卡系统原理.docx_第10页
第10页 / 共22页
高速同步数据采集卡系统原理.docx_第11页
第11页 / 共22页
高速同步数据采集卡系统原理.docx_第12页
第12页 / 共22页
高速同步数据采集卡系统原理.docx_第13页
第13页 / 共22页
高速同步数据采集卡系统原理.docx_第14页
第14页 / 共22页
高速同步数据采集卡系统原理.docx_第15页
第15页 / 共22页
高速同步数据采集卡系统原理.docx_第16页
第16页 / 共22页
高速同步数据采集卡系统原理.docx_第17页
第17页 / 共22页
高速同步数据采集卡系统原理.docx_第18页
第18页 / 共22页
高速同步数据采集卡系统原理.docx_第19页
第19页 / 共22页
高速同步数据采集卡系统原理.docx_第20页
第20页 / 共22页
亲,该文档总共22页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

高速同步数据采集卡系统原理.docx

《高速同步数据采集卡系统原理.docx》由会员分享,可在线阅读,更多相关《高速同步数据采集卡系统原理.docx(22页珍藏版)》请在冰点文库上搜索。

高速同步数据采集卡系统原理.docx

高速同步数据采集卡系统原理

 

16位,12通道,500K,同步,数据采集卡

 

YG-EB1309

 

用户手册

 

1.概述

YG-EB1309高精度数据采集卡适用于提供了PC104总线的嵌入式微机。

其操作系统可选用经典的MS-DOS、Linux或目前流行的Windows系列等多种操作系统。

YG-EB1309高精度模入接口卡安装使用简便、功能齐全。

其A/D转换启动方式可以选用程控频率触发、程控单步触发、以及外部时钟同步触发等多种方式。

A/D转换后的数据结果通过先进先出存储器(FIFO)缓存后由PC104总线读出。

为方便用户,本卡还提供了符合TTL电平的8路数字量输入和24路数字量输出信号通道。

2.主要技术参数

2.1模入部分

2.1.1输入通道数:

12路同步

2.1.2输入信号范围:

±2.5V;±5V;±6V;±10V;±12V;

2.1.3输入阻抗:

≥10MΩ

2.1.4输入通道选择方式:

12通道同步

2.1.5A/D转换分辩率:

16位

2.1.6A/D最高转换速率:

500KHz

2.1.7A/D采样程控频率:

1KHz/5KHz/10KHz/50KHz/100KHz/200KHz/500KHz/外部时钟

2.1.8A/D启动方式:

程控频率触发/程控单步触发/外部TTL信号触发

2.1.10FIFO存储器容量:

20K×16bit(全满)/10K×16bit(半满)

2.1.11数据读取识别方式:

FIFO半满查询/FIFO非空查询/FIFO半满中断

2.1.12系统综合误差:

≤0.02%F.S

2.2开关量部分

2.2.1输入路数:

8路TTL电平

2.2.2输出路数:

24路TTL电平

2.3电源部分

2.3.1支持外部电源输入或PC104接口取电。

2.3.2功率:

+5V(±10%)≤500mA

2.4环境要求:

工作温度:

10℃~40℃

相对湿度:

40%~80%

存贮温度:

-55℃~+85℃

2.5外型尺寸:

长×高=90mm×96mm

3.工作原理

YG-EB1309高精度模入接口卡主要由高速高精度放大电路、高精度模数转换电路、先进先出(FIFO)缓冲存储器电路、开关量输入输出电路和接口控制逻辑电路等部分组成。

3.1高速高精度跟随电路

本电路由两个高速高精度运放、阻容件组成,用以对模拟信号进行变换处理,以提供模数转换电路所需要的信号。

3.3高精度模数转换电路

本电路由高速模数转换芯片ADS8556组成,用以将模拟信号转换为数字信号。

通过调整电位器RW1、RW2、和RW3可以微调1.25V,2.5V,3.0V基准电压,通过跳线JP1和JP2可以选择其中一路参考电压和输入信号的范围。

例如:

跳线JP1跳到×4,JP2选择2.5V,则输入信号的范围为2.5V*4=10V,即±10V。

3.4先进先出(FIFO)缓冲存储器电路

本电路用于将A/D转换的数据结果进行缓冲存储。

并相应的给出“空”,“半满”和“全满”的标志信号。

用户在使用过程中可以随时根据这些标志信号的状态以单次或批量的方式读出A/D转换的结果。

3.5开关量输入输出电路

本卡还提供了各8路的开关量输入以及24路输出信号通道。

使用中需注意对这些信号应严格符合TTL电平规范。

3.6接口控制逻辑电路

接口控制逻辑电路用来将PC104总线控制逻辑转换成与各种操作相关的控制信号。

4.接口及安装使用说明

4.1板卡接口布局

本卡的安装十分简便,在关电情况下,将本卡上的PC104总线连接器正确的插入主机或其它功能板卡的总线连接器中并轻轻压紧。

为避免两层板卡上的元器件互相接触造成不可预计的后果,应正确选用适当高度的支柱并在本卡安装完成后将其紧固。

本卡采用的模拟开关是COMS电路,容易因静电击穿或过流造成损坏,所以在安装或用手触摸本卡时,应事先将人体所带静电荷对地放掉,同时应避免直接用手接触器件管脚,以免损坏器件。

禁止带电插拔本接口卡。

本卡跨接选择器较多,使用中应严格按照说明书进行设置操作。

设置接口卡开关、跨接套和安装接口带缆时均应在关电状态下进行。

当模入通道不全部使用时,应将不使用的通道就近对地短接,不要使其悬空,以避免造成通道间串扰和损坏通道。

为保证安全及采集精度,应确保系统地线(计算机及外接仪器机壳)接地良好。

特别是使用双端输入方式时,为防止外界较大的共模干扰,应注意对信号线进行屏蔽处理。

5.硬件接口详细说明

5.1电源输入

图5-1电源输入接口位置

本卡工作需要单5V电源,接口在PCB板位置如图5-1所示。

单5V电源可以由外部接口JP7输入,也可以由PC104总线输入。

通过跳线J1进行选择。

使用方法见图5-2.

图5-2电源输入信号选择示意图

5.2基准信号校准及模拟信号输入范围选择

本卡设置1.25V,2.5V,3.0V共3个基准信号,分别通过RW1,RW2,RW3三个电位器进行校准。

模拟信号输入范围通过跳线JP1,JP2共同选择,各接口在PCB板上位置见图5-3。

图5-3基准信号调节及选择接口位置

基准信号校准方法:

1.调节电位器RW1,同时用高精度电压表测试TEST1处信号电压,使TEST1处电压稳定到1.25V

2.同样的方法,依次调节RW2,测试TEST2处电压,调节RW3,测试TEST3处的电压,使TEST2处电压稳定到2.5V,TEST3处电压稳定到3.0V

模拟信号输入范围选择方法:

通过调节跳线JP1和JP2,选择模拟信号输入范围。

跳线连接方法见图5-4,模拟信号输入范围选择方法见表5-1.

图5-4模拟信号输入范围选择示意图

表5-1JP1和JP2位置对应模拟信号输入范围

JP1(×2)

JP1(×4)

JP2(1.25V)

±2.5V

±5V(注1)

JP2(2.5V)

±5V(注1)

±10V

JP2(3.0V)

±6V

±12V

注1:

如果输入信号范围为±5V,建议选择为:

JP1(×2)和JP2(2.5V)

5.3模拟信号输入

12路模拟信号输入通过JP3输入。

JP3在PCB板上位置如图5-5所示。

图5-5模拟信号输入接口

模拟信号输入接口位置见图5-6,接口定义见表5-2,CH1—CH12分别为12路模拟信号输入。

图5-6JP3接口信号位置

表5-2JP3接口定义

PIN

定义

PIN

定义

1

CH12

2

AGND

3

CH11

4

AGND

5

CH10

6

AGND

7

CH9

8

AGND

9

CH8

10

AGND

11

CH7

12

AGND

13

CH6

14

AGND

15

CH5

16

AGND

17

CH4

18

AGND

19

CH3

20

AGND

21

CH2

22

AGND

23

CH1

24

AGND

 

 

5.4数字信号输入输出

8路数字信号输入,24路数字信号输出,外部触发信号输入接口为JP4。

JP4在PCB板上位置如图5-7所示。

图5-7数字信号输入接口

数字信号输入输出接口位置见图5-7,接口定义见表5-3,其中DIN1—DIN8为8路数定量输入,DOUT1到DOUT24为24路数字量输出,EC/T为外部触发信号输入。

图5-7JP4接口信号位置

表5-3JP4接口定义

PIN

定义

PIN

定义

1

+5V

2

+5V

3

DIN1

4

DIN2

5

DIN3

6

DIN4

7

DIN5

8

DIN6

9

DIN7

10

DIN8

11

GND

12

GND

13

DOU1

14

DOU2

15

DOU3

16

DOU4

17

DOU5

18

DOU6

19

DOU7

20

DOU8

21

DOU9

22

DOU10

23

DOU11

24

DOU12

25

DOU13

26

DOU14

27

DOU15

28

DOU16

29

DOU17

30

DOU18

31

DOU19

32

DOU20

33

DOU21

34

DOU22

35

DOU23

36

DOU24

37

GND

38

GND

39

EC/T

40

+5V

 

 

6.软件接口详细说明

主板通过PC104总线访问采集卡,寄存器偏移地址可在0x000~0x3ff之间设置,默认0x300。

6.1版本寄存器1(VER1),偏移地址:

0x0

读写

描述

复位值

15-0

VER1

R

版本低16位(十六进制格式)

0x3111

6.2版本寄存器2(VER2),偏移地址:

0x2

读写

描述

复位值

15-0

VER2

R

版本高16位(十六进制格式)

0x1110

6.3开出寄存器1(DOUT1),偏移地址:

0x4

读写

描述

复位值

15-0

OUT1

R/W

0

1

Bit15~bit0分别设置开出16~开出1的值

低电平

高电平

0

6.4开出寄存器2(DOUT2),偏移地址:

0x6

读写

描述

复位值

7-0

OUT2

R/W

0

1

Bit7~bit0分别设置开出24~开出17的值

低电平

高电平

0

6.5开入寄存器(DIN),偏移地址:

0x8

读写

描述

复位值

7-0

IN

R

 

0

1

Bit7~bit0分别对应开入8~开入1的

当前状态

低电平

高电平

开入状态

6.6AD采样配置寄存器(AD_CFG),偏移地址:

0xa

读写

描述

复位值

11-0

CHL_EN

R/W

 

0

1

Bit11~bit0分别对应模拟量通道12~1使能,只有使能通道的数据才存入FIFO

不使能

使能

0

15~12

FREQ

R/W

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

AD采样频率

1K

5K

10K

20K

30K

40K

50K

60K

70K

80K

90K

100K

150K

200K

外同步时钟方式

单步方式

0

6.7AD采样控制寄存器(AD_CTRL),偏移地址:

0xC

读写

描述

复位值

0

AUTO_BEGIN

R/W

该位上升沿程控自动开始按照设定采样率采样,下降沿停止采样

0

1

EXT_BEGIN

R/W

该位上升沿之后,开始检测外部触发信号上升沿,检测到之后再按照设定采样率采样,下降沿停止采样

0

6.8FIFO状态寄存器(FIFO_STATUS),偏移地址:

0xE

读写

描述

复位值

0

EMPTY

R

0

1

FIFO空标志

非空

1

1

HALF_FULL

R

0

1

FIFO半满标志*1

FIFO用量没有达到最大容量一半

FIFO用量达到或超过最大容量一半

0

2

ALL_FULL

R

0

1

FIFO全满标志

未全满

全满

0

3

FLOW

R

 

0

1

溢出标志,开始采样时自动清零,在采样过程中一旦出现溢出,该标志锁存一直为1

没有溢出

溢出

0

7FIFO已使用量寄存器(FIFO_USED),偏移地址:

0x10

读写

描述

复位值

15-0

USED

R

当前FIFO的使用量(单位:

WORD)

0

8FIFO读数据寄存器(FIFO_DATA),偏移地址:

0x12

读写

描述

复位值

15-0

DATA

R

FIFO读数据,16bit有符号补码格式

0

*.例如5V参考电压系统的换算公式:

V(电压)=5.0*(signed)DATA/32768

9校正参数指针寄存器(PARA_PTR),偏移地址:

0x14

读写

描述

复位值

7-0

PTR

R/W

0~11

12~23

设置访问PARA_DATA时,参数含义

分别指向12个通道的零漂寄存器

分别指向12个通道的校正系数寄存器

X

10校正参数数据寄存器(PARA_DATA),偏移地址:

0x16

读写

描述

复位值

15-0

PTR

R/W

零漂参数:

16位带符号补码格式,例如:

(+1:

0x0001);(-1:

0xffff)

0

校正系数:

16位无符号Q15格式:

例如:

(1.1:

32768*1.1=0x8ccd)

(0.9:

32768*0.9=0x7333)

0x8000

*.系统上电默认的零漂系数为0,校正系数为1。

7.软件编程举例:

acp500.h文件如下:

#defineCHL_NUM12//模拟采样通道数

#defineFIFO_SIZE20480//采集卡FIFO容量,单位WORD

#defineACP_BASE0x300//采集卡基地址

#defineVER_ADDR1(ACP_BASE+0)//版本号地址1

#defineVER_ADDR2(ACP_BASE+2)//版本号地址2

#defineOUT_ADDR1(ACP_BASE+4)//开出控制寄存器地址1

#defineOUT_ADDR2(ACP_BASE+6)//开出控制寄存器地址2

#defineIN_ADDR(ACP_BASE+8)//开入状态寄存器地址

#defineAD_CFG_ADDR(ACP_BASE+10)//AD采样配置寄存器地址

#defineAD_CTRL_ADDR(ACP_BASE+12)//AD采样控制寄存器地址

#defineFIFO_STATUS_ADDR(ACP_BASE+14)//FIFO状态寄存器地址

#defineFIFO_USED_ADDR(ACP_BASE+16)//FIFO当前用量寄存器地址

#defineFIFO_DATA_ADDR(ACP_BASE+18)//FIFO数据寄存器地址

#definePARA_PTR_ADDR(ACP_BASE+20)//校正参数指针寄存器地址

#definePARA_DATA_ADDR(ACP_BASE+22)//校正参数数据寄存器地址

#defineF_1K0//采样率1K

#defineF_5K1//采样率5K

#defineF_10K2//采样率10K

#defineF_20K3//采样率20K

#defineF_30K4//采样率30K

#defineF_40K5//采样率40K

#defineF_50K6//采样率50K

#defineF_60K7//采样率60K

#defineF_70K8//采样率70K

#defineF_80K9//采样率80K

#defineF_90K10//采样率90K

#defineF_100K11//采样率100K

#defineF_150K12//采样率150K

#defineF_200K13//采样率200K

#defineF_EXT14//外同步时钟方式

#defineF_SINGLE15//单步方式

#defineEN_CHL10x0001//使能AD采样通道1

#defineEN_CHL20x0002//使能AD采样通道2

#defineEN_CHL30x0004//使能AD采样通道3

#defineEN_CHL40x0008//使能AD采样通道4

#defineEN_CHL50x0010//使能AD采样通道5

#defineEN_CHL60x0020//使能AD采样通道6

#defineEN_CHL70x0040//使能AD采样通道7

#defineEN_CHL80x0080//使能AD采样通道8

#defineEN_CHL90x0100//使能AD采样通道9

#defineEN_CHL100x0200//使能AD采样通道10

#defineEN_CHL110x0400//使能AD采样通道11

#defineEN_CHL120x0800//使能AD采样通道12

#defineEN_AD1_CHL(EN_CHL1|EN_CHL2|EN_CHL3|EN_CHL4|EN_CHL5|EN_CHL6)//使能AD16个通道

#defineEN_AD2_CHL(EN_CHL7|EN_CHL8|EN_CHL9|EN_CHL10|EN_CHL11|EN_CHL12)//使能AD26个通道

#defineEN_ALL_CHL(EN_AD1_CHL|EN_AD2_CHL)//使能全部12个通道

#defineAUTO_BEG0x0001//程控自动开始采样

#defineEXT_BEG0x0002//检测外部触发信号开始采样

#defineFIFO_EMPTY0x0001//FIFO空标志

#defineFIFO_HF0x0002//FIFO半满标志

#defineFIFO_FF0x0004//FIFO全满标志

#defineFIFO_FLOW0x0008//FIFO溢出标志

acp500.c文件如下:

#include

#include

#include

#include

#include

#include

#include

#include

#include

#include

#include

#include"acp500.h"

#defineBUF_SIZE200000

shortintdata_buf[BUF_SIZE];

longintwr_ptr=0,rd_ptr=0;

#defineoutportb(addr,data)outb(data,addr)

#defineinportb(addr)inb(addr)

#defineoutport(addr,data)outw(data,addr)

#defineinport(addr)inw(addr)

intmain(intargc,char*argv[])

{

inti=0;

intrd_words=0;

FILE*fp;

intret=0;

intver;

intfifo_status;

if(iopl(3)<0)//申请IO空间访问权限

{

perror("getI/Opermission");

exit(-1);

}

outport(AD_CTRL_ADDR,0);//配置之前,先停止采样

//AD采样配置成150K采样率,使能AD16个通道

outport(AD_CFG_ADDR,(F_150K<

outport(AD_CTRL_ADDR,AUTO_BEG);//程控自动开始采样

while

(1)

{

fifo_status=inport(FIFO_STATUS_ADDR);//查询FIFO状态标志

if(fifo_status&FIFO_FLOW)//如采样过程中数据溢出,退出

{

ret=-1;

gotoret;

}

elseif(fifo_status&FIFO_HF)//FIFO半满,

{//此时FIFO中有效数据量大于等于FIFO_SIZE/2

rd_words=BUF_SIZE-wr_ptr;

if(rd_words>FIFO_SIZE/2)

rd_words=FIFO_SIZE/2;

else

ret=1;

for(i=0;i

data_buf[wr_ptr++]=inport(FIFO_DATA_ADDR);

if(ret==1)

gotoret;

}

}

ret:

outport(AD_CTRL_ADDR,0);//停止采样

fp=fopen("a.txt","w");

for(rd_ptr=0;rd_ptr

{

if(rd_ptr%6==0)

fprintf(fp,"\n");

fprintf(fp,"%d",data_buf[rd_ptr]);

}

fclose(fp);

if(ret==1)

printf("TESTOK!

\n");

elseif(ret==-1)

printf("FIFOOVERFLOWER!

\n");

ver=inport(VER_ADDR1)|inport(VER_ADDR2)<<16;//读取软件版本号

printf("SOFTVER:

%08x\n",ver);

}

 

附B.产品清单及保修

产品清单:

1.YG-EB1309高精度模入接口卡壹块。

2.0.5米长40芯扁平带缆(含单端接头)壹套。

3.0.5米长24芯扁平带缆(含单端接头)壹套。

本产品自售出之日起两年内,凡用户遵守贮存、运输及使用要求,而产品质量低于技术指标的,凭保修单免费维修。

因违反操作规定和要求而造成损坏的,需交纳器件和维修费。

 

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > PPT模板 > 简洁抽象

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2