TMS320C28X CPU汇编语言指令手册 (2).doc
《TMS320C28X CPU汇编语言指令手册 (2).doc》由会员分享，可在线阅读，更多相关《TMS320C28X CPU汇编语言指令手册 (2).doc（631页珍藏版）》请在冰点文库上搜索。
TMS320C28xCPU
汇编语言指令详解
前言
本手册描述TMS320C28x32位定点数字信号处理器的中央处理单元及其汇编语言，这些描述适用于以此CPU为核心的那些数字信号处理器，主要内容安排如下：
第一章体系结构概览
本章主要介绍TMS320C28x系列DSP的T320C2800核，包括存储器映射，存储器与核及片内外围间的借口
第二章中央处理单元（CPU）
本章介绍CPU的体系结构、寄存器及基本功能。
包括CPU中重要寄存器和状态寄存器ST0和ST1的.标志、控制位的详细描述。
第三章中断与复位
本章主要介绍中断及CPU的中断处理，解释复位对CPU的影响，讨论CPU中断服务优先级机制所能完成的自动上下文保护等问题。
.
第四章流水线
本章讨论指令流水线的状态与操作，使读者初步了解利用保护流水线延迟的方式来提高应用程序效率方法。
第五章寻址方式
本章主要介绍利用汇编语言指令访问寄存器、存储器的模式，包括操作码中的有关寻址方式的编码信息。
.
第六章汇编语言指令
本章提供指令系统的汇总及其详细描述。
部分指令提供了实例。
本章还包括奇地址32位访问的对齐问题。
第七章仿真功能
本章主要介绍TMS320C28x的仿真特性TMS320C28x的仿真特性仅需个JTAG口附加两个仿真引脚。
.
附录寄存器快速参考
目录
第一章体系结构..................................................1-1
1.1CPU简介.....................................................1-2
1.1.1与其它TMS320CPU的兼容性....................................1-2
1.1.2复位C28x模式的切换..........................................1-3
1.2CPU的主要部件................................................1-4
1.2.1中央处理单元（CPU）...........................................1-4
1.2.2仿真逻辑....................................................1-5
1.2.3信号流.......................................................1-6
1.3存储器映射...................................................1-7
1.3.1偏上程序和数据存储器.......................................1-7
1.3.2保留的存储器..............................................1-7
1.3.3CPU中断矢量...............................................1-7
1.4存储器接口....................................................1-9
1.4.1地址与数据总线.............................................1-9
1.4.2特殊总线操作.................................................1-10
1.4.3奇地址32位访问的对齐......................................1-11
第二章中央处理单元..............................................2-1
2.1CPU体系结构..................................................2-2
2.2CPU寄存器..................................................2-4
2.2.1累加器（ACC,AH,AL）........................................2-6
2.2.2乘数寄存器（XT）..............................................2-8
2.2.3乘积寄存器（P,PH,PL）........................................2-9
2.2.4数据页指针寄存器（DP）.......................................2-10
2.2.5堆栈指针寄存器（SP）........................................2-11
2.2.6辅助寄存器（XAR0−XAR7,AR0−AR7）........................2-12
2.2.7程序指针寄存器（PC）...........................................2-14
2.2.8程序返回计数器（RPC）..........................................2-14
2.2.9状态寄存器（ST0,ST1）.........................................2-14
2.2.10中断控制寄存器（IFR,IER,DBGIER）.............................2-14
2.3状态寄存器ST0.................................................2-16
2.4状态寄存器ST1.................................................2-34
2.5程序流程......................................................2-39
2.5.1中断........................................................2-39
2.5.2分支、调用与返回..............................................2-39
2.5.3单条指令的指令重复............................................2-39
2.5.4指令流水线...................................................2-40
2.6乘法操作.......................................................2-41
2.6.116-bitX16-bit乘法.............................................2-41
2.6.232-BitX32-Bit乘法.............................................2-42
2.7移位操作.......................................................2-44
第三章CPU中断与复位................................................3-1
3.1CPU中断概述...................................................3-2
3.2CPUI中断矢量与优先权...........................................3-4
3.3可屏蔽中断INT1−INT14,DLOGINT与RTOSINT.....................3-6
3.3.1CPU中断标志寄存器（IFR）.......................................3-7
3.3.2CPU中断使能寄存器与调试中断使能寄存器.........................3-8
3.4屏蔽中断的标准操作..............................................3-11
3.5不可屏蔽中断....................................................3-17
3.5.1INTR指令...................................................3-17
3.5.2TRAP指令...................................................3-18
3.5.3硬件中断.......................................................3-21
3.6非法指令陷阱...................................................3-22
3.7硬件复位（RS）...................................................3-23
第四章流水线.........................................................4-1
4.1指令的流水线....................................................4-2
4.1.1流水线的分段解藕................................................4-4
4.1.2取指机制........................................................4-4
4.1.3地址计数器......................................................4-5
4.2流水线活动状态可示化............................................4-7
4.3流水线活动状态的冻结............................................4-10
4.3.1等待状态......................................................4-10
4.3.2指令不适合条件................................................4-10
4.4流水线保护......................................................4-12
4.4.1复位和向相同地址写期间的保护的流水线..........................4-12
4.4.2防止寄存器冲突的保护..........................................4-13
4.5非保护操作的规避..............................................4-16
4.5.1非保护程序空间的读写保护......................................4-16
4.5.2不同地址访问的影响............................................4-16
4.5.3写之后读保护模式................................................4-17
第五章C28x寻址方式....................................................5-1
5.1寻址方式的类型..................................................5-2
5.2寻址方式选择位（AMODE）...........................................5-4
5.3汇编器/编译器跟踪模式位.........................................5-7
5.4直接寻址（DP）..................................................5-8
5.5堆栈寻址（SP）...................................................5-9
5.6间接寻址方式..................................................5-10
5.6.1C28x间接寻址方式（XAR0toXAR7）..................................5-10
5.6.2C2xLP间接寻址方式（ARP,XAR0toXAR7）...........................5-12
5.6.3循环间接寻址方式（XAR6,XAR1）..................................5-21
5.7寄存器寻址方式..................................................5-25
5.7.132-Bit寄存器寻址方式.............................................5-25
5.7.216-Bit寄存器寻址方式.............................................5-26
5.8数据/程序/IO空间立即寻址方式..................................5-28
5.9程序空间间接寻址方式...................
升级会员 