广工数字电子时钟课程设计报告.docx
《广工数字电子时钟课程设计报告.docx》由会员分享，可在线阅读，更多相关《广工数字电子时钟课程设计报告.docx（21页珍藏版）》请在冰点文库上搜索。
广工数字电子时钟课程设计报告
课程设计
课程名称数字电子技术课程设计
题目名称功能数字钟的电路设计
学生学院物理与光电工程学院
专业班级电子科学与技术
14级4班
学号___________
学生姓名______
1设计题目：
功能数字钟的电路设计
数字钟是采用数字电路实现“时”，“分”，“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
2.设计任务和要求
2.1设计任务和要求
1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：
4）闹钟功能，可按设定的时间闹时。
2.2设计目的
1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法
3.原理电路和程序设计
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
通过校时电路对秒和分进行校准，当分向时进位时，报时电路发出整点报时声。
数字钟的整机逻辑框图如下：
3.1方案比较
3.1.1振荡器方案比较
在本设计中，振荡器是计时器的核心，主要用来产生时间标准信号（也叫时基信号）。
数字钟的精确主要取决于时间标准信号的频率及稳定度。
时钟源（秒脉冲信号）可由555组成的多谐振荡器构成，如图3.1.1所示。
经过参数计算可将振荡器做成频率为1Hz的振荡信号作为时钟源，但此方法精度和稳定性均达不到设计要求，所以不用此方案作为信号源。
图3.1.1
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时才达到最后稳定。
一般说来，这种机械振动的振幅较小，振动频率则是很稳定的。
但当外加交变电压的频率与晶片固有频率相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，所以称为石英晶体振荡器。
它的品质因数Q处于高达10000~500000的范围内。
其他元件和杂参数对振荡频率的影响极微，故频率稳定度高。
利用此点我们将32768的频率通过4060分频得到时间间隔是两秒，在经过D触发器分频将其频率变为1Hz。
石英晶体振荡器的方案精度高，稳定性好，达到了设计要求，故采用此方案。
3.1.2计数器方案比较
在本设计中，只要是十进制或十进制以上的计数器都可以做为秒、分、时计数器。
一般使用十进制计数器较简单，常用的计数器有CD4518、74LS90。
本设计使用学习中较为熟悉的74LS90作为计数器。
74LS90计数器是一种中规模二—五—十进制加法计数器，可以构成任意进制的计数器。
3.1.3译码器方案比较
本设计需要用7段LED数码管来显示时间，因此需要用到BCD码七段译码驱动器。
此类译码驱动器型号有74LS47（共阳）、74LS48（共阴）、4511（共阴）等驱动器来驱动共阴LED数码管。
本设计使用共阴数码管，所以相应使用4511七位共阴译码器。
3.1.4整点报时电路方案比较
该功能可以通过两种方案实现。
一种可以在当分秒显示为00：
00的时候用四输入的与非门接入由555定时器构成的单稳态电路中。
由于仅有分秒输出此时全为低电平则输出为高电平，平时输出为低电平择可以触发单稳态电路，使其工作。
另一种是直接从有分钟向时钟进位的信号端口，即从与非门接出来，直接作为555定时器构成的单稳态电路的2端口。
由于第二种方案接法比较简单。
所以选择第二种。
3.2单元电路设计
3.2.1时钟源单元电路设计
如图3.1所示，时钟源由石英晶体振荡器与CD4060构成。
将32768的频率通过CD4060分频后变为2Hz，再经过D触发器进行再次分频（2分频），最终得到稳定的1Hz时钟源。
其原理和计算过程是，4060作为14位加法计数器，将32768Hz分频为2Hz（32768/2e15=2），再经D触发器二分频为1Hz的信号。
但是后来实物出来得到的频率较快，所以改用了直接用555定时器触发，通过修改参数设置了较为稳定的频率。
如图3.1
3.2.2计数器单元电路设计
74LS90计数器功能很强，利用脉冲反馈法，适当改变连线、配合门电路就可以灵活构成任意进制的计数器。
本设计需要60进制和24进制的计数器，计数器容量皆为两位数，所以只需要两片74LS90即可构成。
以下为74LS90的芯片资料。
真值表：
ResetInputs复位输入
输出
R0
（1）
R0
（2）
R9
（1）
R9
（2）
QD
QC
QB
QA
H
H
L
X
L
L
L
L
H
H
X
L
L
L
L
L
X
X
H
H
H
L
L
H
X
L
X
L
COUNT
COUNT
COUNT
COUNT
L
X
L
X
L
X
X
L
X
L
L
X
H=高电平L=低电平×=不定
BCD计数顺序（注1）
Count
输出
QD
QC
QB
QA
0
L
L
L
L
1
L
L
L
H
2
L
L
H
L
3
L
L
H
H
4
L
H
L
L
5
L
H
L
H
6
L
H
H
L
7
L
H
H
H
8
H
L
L
L
9
H
L
L
H
进制计数顺序（注2）
Count
输出
QA
QD
QC
QB
0
L
L
L
L
1
L
L
L
H
2
L
L
H
L
3
L
L
H
H
4
L
H
L
L
5
H
L
L
L
6
H
L
L
H
7
H
L
H
L
8
H
L
H
H
9
H
H
L
L
注1：
对于BCD（十进）计数，输出QA连到输入B计数
注2：
对于5-2进制计数，输出QD连到输入A计数
图3.2.174LS90引脚图
按照下图的接法，用两个74LS90芯片分别构成60进制和24进制计数器。
图3.2.260进制计数器
图3.2.324进制计数器
60进制计数器作为秒计时模块和分计时模块，而24进制计数器则作为时计时模块。
3.2.3译码单元电路设计
译码部分使用CD4511芯片作为七段共阴数码管的译码芯片，引脚图如图3.2.4
4511功能介绍：
A、B、C、D——BCD码输入端。
QA、QB、QC、QD、QE、QF、QG——译码输出端。
LT——测试输入端，LT=1时，译码输出全为1。
BI——消隐输入端，BI=1时，译码输出全为0。
LE——锁定端，LE=1时，译码器处于锁定（保持）状态，译码器输出保持在LE=0时的数值。
当LE=0，LT=0，BI=0时为正常译码。
CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
而限流电阻要根据电源电压来选取，本设计电源电压5V时使用300Ω的限流电阻。
单元电路如图3.2.5所示。
图3.2.4图3.2.5
3.2.4校时单元电路设计
作为一个时钟，要实现其功能，必不可少的就校时电路。
要在时钟计时功能上加上校时功能，对“分”、“小时”进行调整，对校时电路的要求是：
在小时校正时不影响分、秒的正常计时，在分校正时不影响秒和小时的正常计时。
图中给出给出一种“时”，“分”校正电路，其中J1时校正开关，J2为分校正开关，其控制功能如图所示。
校时脉冲采用秒脉冲。
因为校时电路由组合电路组成，有可能产生抖动现象，电容C1与C2可以消除部分抖动。
电路如图3.2.6所示。
图3.2.6
其中J1为分校正开关，J2为时校正开关。
考虑到实际校时问题，校时脉冲采用2Hz脉冲。
其中开关J1和J2的功能表如下：
J1
J2
功能
1
1
计数
1
0
校时
0
1
校分
3.2.5整点报时单元电路设计
设计任务要求整点报时为响一秒，所以需要用单稳态触发器构成延时电路，设计如图3.2.7所示。
图3.2.7
其中555定时器连接成单稳态触发器，延迟时间Tw可以通过R1与C2来控制。
Tw=1.1RC，所以R1为91kΩ，C2为10μF，Tw约为1s。
当有进位脉冲时，555构成的单稳态触发器延迟1s，蜂鸣器鸣叫1s。
3.2.6闹钟功能单元电路设计
由于使用数字IC芯片作为逻辑控制，所以闹钟功能只能预先设定好指定时间，不然则难以连线。
本设计采用14:
59作为闹钟预设时间，即到达14:
59后闹钟响起，15:
00闹钟停止。
逻辑电路图如图3.2.8
图3.2.8
当0输入端为0,1输入端为1时，74LS08输出为1，蜂鸣器报警，8个输入端，只要有一个输入端不符合要求，74LS08输出为0，蜂鸣器不报警。
所以本设计闹钟连接如下表：
1
4
5
9
0001
0100
0101
1001
QdQcQbQa
QdQcQbQa
QdQcQbQa
QdQcQbQa
以上特殊输出端接到闹钟电路相应输入端即可实现预设时间的闹钟功能。
4.电路和程序调试过程与结果
4.1仿真调试过程与结果
本设计在mutisim12中进行仿真，在仿真过程中发现该仿真软件不能对晶振分频电路进行仿真，所以采用555定时器作为时钟源进行仿真。
仿真软件中555定时器构成的时钟源电路工作稳定，但精度不够，时钟周期t=991.453ms，其波形图如图4.1.1所示。
这也说明本设计中应该使用晶振作为时钟源。
译码显示模块中，如图所示，数码管显示正常，并无乱码，计数功能正常，进位功能正常，而且校时电路、整点报时电路、闹钟电路皆正常。
图4.1.1
图4.1.2
4.2电路调试过程与结果
本次电路调试的步骤是：
（1）在设计原理出来之后，合理地安排每一块单元电路的位置。
（2）逐个单元电路进行调试。
在调试秒脉冲信号发生电路、调试报时电路时，仿真，先按照设计图把电路连接起来，再观察示波器的波形。
。
在调试校准电路时，每按一次动触开关，示波器上产生一个波形，视为工作正常。
焊接好电路后，发现6个数码管中5个出现乱码，参考那个唯一没有乱码，发现乱码的数码管并不是译码电路的接法问题，而是焊接短路和断路的问题，所以把乱码的数码管重新焊接就没有出现乱码。
在调试过程中，晶振电路并不稳定，由于555定时器构成的时钟源比较稳定，所以使用555定时器构成时钟源作为试验时钟源，把整体电路调试好再外接晶振电路，最后整体电路排除故障，调试正常。
5.总结
5.1设计的优点和不足
本设计的优点是：
1）经过前期的排版，所以即使是使用万能板也只有少量跳线，尽量做到了电路排版规整，美观，减少跳线。
2）使用晶振作为时钟源，使得电路的时钟脉冲非常精确。
3）本设计完成了所有设计要求。
本设计的缺点是：
1）设计时缺乏创新，都是使用自身比较熟悉的数字IC芯片，比如74LS90，CD4511，没有采取别的数字IC芯片。
2）本设计有一些地方不够人性化，比如闹钟功能和整点报时功能都没有设置关闭按钮，闹钟功能并不能自己设置时间。
3）本设计并没有置零按钮，所以每次启动，数码管都是显示8。
4）数码管偶尔显示不稳定。
5.2改进方案
在以后的方案中，尝试加入其他的设计创新，比如考虑加入其他的数字IC芯片，可以加入闹钟和整点报时的关闭按钮，置零按钮，使得设计更加人性化；会采用PCB板，学会调试，减少焊接时间和焊接错误率，提高准确率，节约成本。
5.3心得体会
课程设计是为了让我们能够将平时学习的理论知识运用到实际操作中去，将理论和操作教学相结合，提高分析和解决问题的能力，从而使自己的综合能力得到提高。
通过这次的课程设计，让我了解了设计电路的步骤，和设计数字钟的原理。
第一步要根据设计要求，思考原理和设计方案；第二步根据设计方案设计各个电路的子模块，计算每一个模块的参数和要使用的元件；第三步将所有模块结合起来进行仿真。
在整个仿真过程必须仔细认真，而且要有足够的耐心，需要不厌其烦的进行仿真和修改，直到结果正确。
每一次的课程设计对我们来说都是一次难得的锻炼机会，让我们能够充分运用所学的知识，学会如何快速有效的查找相关资料，以及学会自己处理分析电路，设计电路的能力，所以我们应该更加珍惜这样的机会。
虽然完成这个课程设计花费了我许多时间和精力，但是收获也是成正比的，它也让我学会了许多东西，而且在这次课程设计中，同学们给了我许多帮助，让我更热切的了解到团结合作的重要性。
在大家的交流中，我们能了解他人的想法从而完善自我，所以我要感谢这次课程中帮助过我的同学。
6.附件
6.1元件清单
元件类型
数量
型号
备注
数字IC芯片
6
CMOS_5V,4511BP_5V
译码器
1
CMOS_5V,4060BD_5V
分频器
1
CMOS_5V,4013BD_5V
D型触发器
6
74LS,74LS90D
计数器
5
74LS,74LS00D
1
74LS,74LS08D
1
74LS,74LS21D
1
TIMER,LM555CM
555定时器
电阻
42
300Ω
2
3.3kΩ
1
180KΩ
1
220KΩ
1
15MΩ
电容
1
33pf
2
10nf
1
10uf
1
100nf
其它
6
5101as七段数码管
2
BUZZER,BUZZER1kHz
蜂鸣器
1
CRYSTAL,R145-32.768kHz
32.768KHz晶振
2
DIPSW1
开关
6.2实物图
6.3电路总图
6.4IC芯片引脚图
CD4511CD4060
CD401374LS00
74LS9074LS08
74LS21NE555
5101as七段数码管
6.5参考文献
[1].阎石.数字电子技术基础（第五版）[M].高等教育出版社，2006.5.
[2]彭瑞.电工与电子技术实验教程[M].武汉大学出版社，2011.6.
升级会员 