计算机硬件论文计算机硬件系统论文DM高速异性纤维图像检测处理系统硬件设计方案.docx

计算机硬件论文计算机硬件系统论文DM高速异性纤维图像检测处理系统硬件设计方案.docx

《计算机硬件论文计算机硬件系统论文DM高速异性纤维图像检测处理系统硬件设计方案.docx》由会员分享，可在线阅读，更多相关《计算机硬件论文计算机硬件系统论文DM高速异性纤维图像检测处理系统硬件设计方案.docx（9页珍藏版）》请在冰点文库上搜索。

计算机硬件论文计算机硬件系统论文DM高速异性纤维图像检测处理系统硬件设计方案

计算机硬件论文计算机硬件系统论文：

基于DM642高速异性纤维图像检测处理系统硬件设计

摘要:

待加工原棉中往往混有难以分辨的异性纤维，能否有效地的去除这些杂质关系到棉纺产品的质量和企业的生存。

本文设计了一种以FPGA为数据采集逻辑控制单元，以DSP为高端图像处理单元的数字图像处理。

介绍了该系统的硬件组成、工作原理。

从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述，分析了系统设计时的各个关键技术环节。

关键词:

TMS320DM642FPGA异性纤维检测

0引言

棉花在收购和加工过程中，由于各种原因难免会混入各种硬杂物和软杂物，而软杂物就是异性纤维。

常见的软杂物有化学纤维、有色和白色尼龙、毛发、丝、麻、塑料膜、布片等几十种，俗称“三丝”。

相比于硬杂质，由于软杂质其形态与原棉相差无几，人眼很难识别。

如去除不净，会对后续加工产生重大影响，这也是我国棉纺织行业在国际上缺乏竞争力的主要原因之一。

异纤检测系统主要就是完成棉花中异性纤维的剔除，传统的异纤检测处理系统多采用通用计算机加软件、单片机或专用DSP等来实现。

这些方法要么处理速度较慢，无法满足现代图像处理系统的实时性要求，要么专业性太强，应用受限制。

本检测系统采用了DSP+FPGA的结构，由FPGA分担一部分任务，可以充分发挥DSP的功能，使系统的适应性和灵活性得以增强，设计调试方便。

1系统总体设计

1．1系统结构

系统有以下几部分组成:

视频采集单元，FPGA单元，图像处理单元，视频显示，数据存储，以及外围电路（如电源，时钟>等。

系统结构如图1所示。

1．2系统工作原理

CCD摄像头对待检测对象进行图像采集，采集到的视频模拟信号送到视频前端处理芯片TVP5150进行模数转换，转换后的数字图像信号经FPGA进行简单的预处理等操作后送到DSP（DM642>的视频输入端口，TMS320DM642将其再解码，得到YUV（4:

2:

2>格式的图像，并通过EDMA传输到动态存贮器（SDRAM>中存储，DSP依照相应的程序进行相应的图像处理，处理后的结果送给视频输入端口进行数模转换，并送给显示器显示。

2功能模块设计

2．1视频解码电路

采用NTSC制式（简称N制式>或PAL（简称P制式>制试的模拟摄像头提供视频图像，N制式采用标准30帧/秒的视频流，图像分辨率为720像素×480像素。

P制式采用标准25帧/秒的视频流，图像分辨率为720像素×576像素，每帧图像分为奇偶两场。

本系统采用TVP5150芯片设计编码电路，TVP5150与DM642的连接电路如图2所示。

TVP5150是一种低功耗芯片，正常工作时功耗为113mW，在节电模式下的功耗仅为1mW，该芯片内核电源电压为1．8V，输入/输出电源电压为3．3V，TVP5150芯片可以接收N制式和P制式视频流，并将视频流转化为8位BT．656格式的视频数据流，TMS320DM642处理器通过片上的视频口把数据流存入FIFO，然后通过EDMA通道把FIFO中的数据搬入片内或片外存储器，以便程序调用图像数据进行处理。

通过设置视频口寄存器，可以采集视频图像的部分区域，视频口支持图像剪裁。

2．2视频编码电路

TMS320DM642的视频口可以配置为视频输出口，通过视频编码芯片把BT．656格式的视频数据转化为PAL制式或者NTSC制式的视频信号。

本系统采用Philips公司的视频编码芯片SAA7121H，该芯片支持PAL制式或者NTSC制式视频编码，3．3V工作电压，通过I2C接口配置内部寄存器，SAA7121与DM642的连接电路如图3所示，该电路需要和图2中的解码电路配合使用，来自外部摄像头的视频信号通过编码电路发送给支持标准制式电视信号的显示器。

2．3TMS320DM642图像处理单元

本系统中视频口VPO作为输入，与视频解码器TVP5150的YOUT[7:

0]相连。

来自解码器TVP5150的BT．656数据流进入VPO口后，经由BT．656捕获通道，进入到视频口缓冲区中，每个视频口都有1个5120B的视频输入/输出缓冲区，视频口输人的数据分别进入捕获FIFOA和FIFOB，其中Y缓存2560B，Cb和Cr缓存分别为1280B。

根据输出的同步脉冲产生帧存储器的地址信号、读写和片选等控制信号，将图像逐帧存人SDRAM存储器中，通过中断通知TMS320DM642读取。

TMS320DM642通过EDMA事件实现视频口缓冲区和片内L2存储器之间的数据传递。

用户编程设定1个缓冲区阈值用以产生EDMA事件。

BT．656格式的数据流经由捕获通道分别进入各自的缓冲区，并打包成64B的双字。

当双字增至缓冲区阈值时触发EDMA事件，存储器映射寄存器即作为EDMA数据传输的源地址。

为保证每一场数据能够全部传完且没有遗漏，每次EDMA传输的数据大小应等于阈值。

2．4数据存储单元

DM642的存储空间分为片内与片外两部分，且二者采用统一编址的模式。

它的片内存储器采用2级高速缓存结构。

第1级存储器为16KByte的程序Cache（L1P>和16KByte数据Cache（L1D>，只能作为高速缓存被CPU访问。

第2级存储器为256KByte的程序数据共享空间，其中64KByte可以配置成SRAM，也可配置成第二级Cache，剩下的192KByte作为内部SRAM。

本系统中数字视频图像的数据量很大，DSP内部的存储空间远远无法满足系统需要，所以需要扩充大容量的外部存储器。

本系统采用2片SDRAM用于存储程序、数据和缓存数字视频信息，系统中的程序必须存储在掉电不丢失的存储器内，所以1片FLASH存储器用于固化程序和一些掉电后仍需保存的用户数据。

DM642对外部存储器的访问都必须通过外部存储器接口EMIF进行，SDRAM和FLASH芯片都可以通过EMIF口实现无缝连接。

DM642的EMIF有4个独立可设定地址的区域，称为芯片使能空间（CE0～CE3>，SDRAM映射到CE0，FLASH映射到CE1空间。

2．4．1SDRAM存储器

本系统选用SDRAM型号为HY57V283220T，容量为4M64位，工作时钟133MHZ。

使用两片32位数据总线的同步动态RAM，高32位存储在一片RAM中，低32位存储在另一片RAM中，满足TMS320DM64264位数据总线要求。

SDRAM在CE0子空间的具体定位为:

0x80000000H-0x81FFFFFFH。

DM642的EMIF与SDRAM接口电路如图4所示。

2．4．2FLASH存储器

本系统采用1片AM29LV033C芯片构成4M×8位FLASH空间，单电源供电，电源电压范围为2．7～3．6V，AM29LV033C芯片地址线共有22条，但DM642只提供20根外部地址总线，因此CE1子空间最大寻址范围为1M×8位，所以DM642不能遍历FLASH芯片的所有地址单元。

为此本系统采用分页技术实现对FLASH的访问，即将整个4M×8位的FLASH分成8个512k×8位的页，而页地址PA21，PA20，PA19则由页地址寄存器提供。

如图5所示。

2．5通讯接口单元

被检测对象的表面缺陷图像经视频采集单元送入视频处理系统进行相应的处理后将得到结果信息，后继的控制系统根据此信息可对被检测信息:

如位置信息等进行相应的处理，因此就产生了视频处理系统与其他系统的通讯问题。

本系统通过串行通信的方式实现该功能。

即采用NXP公司的SC16C2550来实现。

SC16C2550是通用型双通道异步发送器和接收器，用于串行数据通讯。

它的主要功能是将并行数据转换为串行数据或者将串行数据转换为并行数据，数据传输率可达5Mbit/s。

2．6电源电路

TMS320DM642的核（CORE>供电电压为1．4V，I/O电压为3．3V，因为需要2种电源，所以要考虑供电系统的配合问题。

在加电过程中，应当保证内核电源先上电，最迟也应该与I/O电源一起加。

讲究供电次序的原因在于:

如果仅CPU内核获得供电，周边I/O没有供电，对芯片不会产生损害，只是没有输入输出能力而已。

如果反过来，周边I/O得到供电而CPU内核没有加电，那么芯片缓冲/驱动部分的晶体管将在一个未知状态下工作，这是非常危险的。

为了解决这个问题，本系统采用了2片开关电源芯片TPS5431为DSP内核和I/O口分别供电，提供+1．4V电压的TPS54310芯片PWRGND引脚要与提供+3．3V电压的TPS54310芯片SS/ENA引脚连接在一起，这样只有1．4V电压有效后，3．3V的电压才开始上电，也就保证了内核电源先于I/O电源上电。

3抗干扰设计和系统调试

3．1抗干扰设计

系统的处理器内核主频为600MHz，DM642与SDRAM之间的读写速度在100MHz以上，系统的PCB（PrintCircuitBoard>属于高频电路设计。

一块优良的电路板对系统的稳定运行有重要意义。

一般来说，PCB的设计包括4个步骤:

器件布局、器件之间布线、地层与电源层划分与高速PCB仿真。

该工程电路板平台机械结构已经限定了PCB板的尺寸与接口位置，根据DM642的封装以及电路板尺寸，首先对电路板进行整体层数规划和器件位置规划。

电路板规划为6层，其中中间两层规划为专门的电源层和地层。

器件在这个尺寸上布局要注意:

1>优先保证数据线最短。

2>保证各功能模块在电路板上的位置靠近。

3>滤波电容与芯片尽量靠近。

4>整个布局尽量均匀，保证布线走通。

高频部分的布线必须注意:

数据线尽量平行等长、数据线尽量走在电路板表层、尽量少用过孔、数据线尽量短。

布线完成后，采用POWERPCB高性能仿真工具HyperLynx，对重要线路进行高频仿真实验，经多次调整得到合适的结果。

3．2系统调试

由于整个系统比较复杂、信号繁多。

为了提高系统的可靠性和稳定性。

本文首先采用各个模块分别测试的方法来检验其工作状态、排除错误，再通过将各模块进行联调的方法来验证系统性能，有效地缩短了调试时间，加速了系统的研制。

在调试中发现DSP芯片Cache的大小会对DM642的工作性能产生较大影响。

为此，本文针对不同的设置进行了实验，以使其工作于较佳状态。

4总结

本文面向实时异纤图像采集和处理，采用模块化设计思想，以TMS320DM642、TVP5150、SAA7121、FPGA等实现了视频图像采集和处理系统的硬件电路，该系统电路简单、结构紧凑、调节灵活、可靠性高、实时性强的特点，通过验证，满足设计的应用要求，为棉纺厂异性纤维的检测与识别提供了一个较好的解决方案。

系统最初的设计目的是异性纤维的检测和识别，但系统同样可以适用于其他诸如玻璃缺陷检测、纺织品疵点检测等场合，具有较好的通用性。

参考文献

[1]刘洲峰．TMS320DM642为核心的视频图像处理器外围电路设计[J]．现代电子技术，2008，（14>:

167～169．

[2]杜沁，冯万众．纺织异性纤维及其控制措施[J]．棉纺织技术，2000，28（6>:

339～342．

[3]常蕾．基于DSP的棉花异性纤维检测系统总体方案研究[J]．科技前沿，2007，（8>:

56～59．

[4]王跃宗，刘京会．TMS320DM642DSP应用系统设计与开发[M]．北京:

人民邮电出版社，2009．

[5]R．C．冈萨雷斯，P．温茨．数字图像处理[M]．李叔梁译．北京:

科学出版社，1982．

[6]许欣，于红旗．基于FPGA的嵌入式系统设计[M]．北京:

机械工业出版社，2005．

[7]段洪君，李清伟．DSP实时图像处理系统[J]．电子科技，2004（1>:

36～38．