COP实现乘法器和除法器.docx

COP实现乘法器和除法器.docx

《COP实现乘法器和除法器.docx》由会员分享，可在线阅读，更多相关《COP实现乘法器和除法器.docx（49页珍藏版）》请在冰点文库上搜索。

COP实现乘法器和除法器

计算机组成原理课程设计报告

班级：

07计算机06班姓名：

学号：

完成时间：

一、课程设计目的

1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；

2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；

3．培养综合实践及独立分析、解决问题的能力。

二、课程设计的任务

针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。

三、课程设计使用的设备（环境）

1．硬件

●COP2000实验仪

●PC机

2．软件

●COP2000仿真软件

四、课程设计的具体内容（步骤）

1．详细了解并掌握COP2000模型机的微程序控制器原理，通过综合实验来实现

（1）该模型机指令系统的特点：

①总体概述

COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：

运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。

其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。

微程序控制部分也可以用组合逻辑控制来代替。

模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。

相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。

模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。

指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。

而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。

在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。

模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。

模型机的缺省的指令集分几大类：

算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。

②模型机的寻址方式

表1模型机的寻址方式

模型机的寻址方式

寻址方式说明

指令举例

指令说明

累加器寻址

操作数为累加器A

CPLA

将累加器A的值取反

隐含寻址累加器A

OUT

将累加器A的值输出到输出端口寄存器OUT

寄存器寻址

参与运算的数据在R0~R3的寄存器中

ADDA,R0

将寄存器R0的值加上累加器A的值，再存入累加器A中

寄存器间接寻址

参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中

MOVA,@R1

将寄存器R1的值作为地址，把存储器EM中该地址的内容送入累加器A中

存储器直接寻址

参与运算的数据在存储器EM中，数据的地址为指令的操作数。

ANDA,40H

将存储器EM中40H单元的数据与累加器A的值作逻辑与运算，结果存入累加器A

立即数寻址

参与运算的数据为指令的操作数。

SUBA,#10H

从累加器A中减去立即数10H，结果存入累加器A

（2）该模型机微指令系统的特点（包括其微指令格式的说明等）：

①总体概述

该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。

这种方法的优点是简单直观，其输出直接用于控制。

缺点是微指令字较长，因而使控制存储器容量较大。

②微指令格式的说明

模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。

微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。

该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。

其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。

这24位操作控制信号的功能如表2所示：

（按控制信号从左到右的顺序依次说明）

表2微指令控制信号的功能

操作控制信号

控制信号的说明

XRD

外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。

EMWR

程序存储器EM写信号。

EMRD

程序存储器EM读信号。

PCOE

将程序计数器PC的值送到地址总线ABUS上。

EMEN

将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。

IREN

将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器μPC。

EINT

中断返回时清除中断响应和中断请求标志，便于下次中断。

ELP

PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。

MAREN

将数据总线DBUS上数据打入地址寄存器MAR。

MAROE

将地址寄存器MAR的值送到地址总线ABUS上。

OUTEN

将数据总线DBUS上数据送到输出端口寄存器OUT里。

STEN

将数据总线DBUS上数据存入堆栈寄存器ST中。

RRD

读寄存器组R0~R3，寄存器R?

的选择由指令的最低两位决定。

RWR

写寄存器组R0~R3，寄存器R?

的选择由指令的最低两位决定。

CN

决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。

FEN

将标志位存入ALU内部的标志寄存器。

X2

X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。

X1

X0

WEN

将数据总线DBUS的值打入工作寄存器W中。

AEN

将数据总线DBUS的值打入累加器A中。

S2

S2、S1、S0三位组合决定ALU做何种运算。

S1

S0

COP2000中有7个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存器输出数据.由X2,X1,X0决定那一个寄存器输出数据。

X2X1X0

输出寄存器

000

IN_OE外部输入门

001

IA_OE中断向量

010

ST_OE堆栈寄存器

011

PC_OEPC寄存器

100

D_OE直通门

101

R_OE右移门

110

L_OE左移门

111

没有输出

COP2000中的运算器由一片EPLD实现.有8种运算,通过S2,S1,S0来选择。

运算数据由寄存器A及寄存器W给出,运算结果输出到直通门D。

S2S1S0

功能

000

A+W加

001

A-W减

010

A|W或

011

A&W与

100

A+W+C带进位加

101

A-W-C带进位减

110

~AA取反

111

A输出A

2。

计算机中实现乘法和除法的原理

（1）无符号乘法

①实例演示（即，列4位乘法具体例子演算的算式）：

被乘数为1001（二进制），即为十进制的9；乘数为0110（二进制），即为十进制的6。

那么，可以通过笔算得到：

1001×0110=00110110

即十进制运算结果为：

9×6=54

无符号乘法的实例演示如图1所示：

1001；被乘数

×0110；乘数

0000；初始值（零）

＋0000（0）；乘数最低位为0，部分积加0，被乘数左移一

；位，乘数右移一位。

0000；部分积

＋1001

（1）；乘数最低位为1，部分积加被乘数，被乘数左

；移一位，乘数右移一位。

10010；部分积

＋1001

（1）；乘数最低位为1，部分积加被乘数，被乘数左

；移一位，乘数右移一位。

110110；部分积

＋0000（0）；乘数最低位为0，部分积加0，被乘数左移一

；位，乘数右移一位。

（0）0110110；计算完毕，结果为00110110

即：

1001×0110=00110110

图1无符号乘法实例演示

②硬件原理框图：

图2无符号乘法的硬件原理框图

在模型机上实现无符号数乘法运算时，采用“加法—移位”的重复运算方法。

那么，

无符号乘法的硬件原理框图如图2所示。

③算法流程图：

在模型机上实现无符号数乘法运算时，采用“加法—移位”的重复运算方法。

因此，无符号乘法的算法流程图如图3所示。

图3无符号乘法的算法流程图

（2）无符号除法

①实例演示（即，列4位除法具体例子演算的算式）：

被除数为（二进制），即为十进制的100；除数为1001（二进制），即为十进制的9。

那么，可以通过笔算得到：

÷1001=1011…0001

即十进制运算结果为：

100÷9=11…1

无符号除法的实例演示如图4所示

01011

100101100100；被除数

1001；除数

；减去除数

11010；余数为负，C=1,商上0

1001；商左移一位,除数右移一位

；加上除数

000111；余数为正，C=0,商上1

1001；商左移一位,除数右移一位

；减去除数

1111100；余数为负，C=1,商上0

1001；商左移一位,除数右移一位

；加上除数

00001010；余数为正，C=0,商上1

1001；商左移一位,除数右移一位

；减去除数

00000001；余数为正，C=0,商上1，余数为1

；余数为正不用处理

图4无符号除法的算法流程图

②硬件原理框图：

图5无符号除法的硬件原理框图

在模型机上实现无符号数除法运算时，采用“加减交替算法”的运算方法。

那么，无符号除法的硬件原理框图如图5所示。

③算法流程图：

在模型机上实现无符号数除法运算时，采用“加减交替算法”的运算方法。

因此，无符号除法的算法流程图如图6所示。

图6无符号除法的算法流程图

3．对应于以上算法如何分配使用COP2000实验仪中的硬件

（1）无符号乘法

符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：

表3无符号乘法的硬件分配情况

硬件名称

实现算法功能描述

寄存器R0

计算时用来存放部分积和最后的积

寄存器R1

①初始化时，用来存放被乘数；

②在程序执行的过程中，用来存放向左移位后的被乘数。

寄存器R2

①初始化时，用来存放乘数；

②在程序执行的过程中，用来存放向右移位后的乘数。

累加器A

执行ADDA,R?

（加法）、SHLR?

（左移一位）、SHRR?

（右移一位）等命令时所必须使用的寄存器。

寄存器W

执行ADDA,R?

（加法）、TESTR?

#II（测试R2的末位）等双操作数命令时所必须使用的寄存器。

左移门L

用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。

直通门D

用来控制ALU的执行结果是否输出到数据总线。

右移门R

用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。

程序计数器PC

①控制程序按顺序正常执行；

②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。

③当要从EM中读取数据时，由PC提供地址。

存储器EM

存储指令和数据。

微程序计数器μPC

向微程序存储器μM提供相应微指令的地址。

微程序存储器μM

存储相应指令的微指令。

输出寄存器OUT

可以将运算结果输出到输出寄存器OUT（本实验未用）。

堆栈ST

当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。

（2）无符号除法

无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：

表4无符号除法的硬件分配情况

硬件名称

实现算法功能描述

寄存器R0

初始化时，用来存放被除数和计算后的余数。

寄存器R1

①初始化时，用来存放除数；

②在程序执行的过程中，用来存放向右移位后的除数。

寄存器R2

在程序执行过程中，用来保存当前算得的商。

寄存器R3

当作计数器使用，用来控制程序是否结束（初始值5）。

累加器A

①计算时用来存放中间结果；

②执行ADDA,R?

（加法）、SUBA,R?

（减法）等命令时所必须使用的寄存器。

寄存器W

执行SUBA,R?

（减法）等双操作数命令时所必须使用的寄存器。

左移门L

用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。

直通门D

用来控制ALU的执行结果是否输出到数据总线。

右移门R

用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。

程序计数器PC

①控制程序按顺序正常执行；

②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。

③当要从EM中读取数据时，由PC提供地址。

存储器EM

存储指令和数据。

微程序计数器μPC

向微程序存储器μM提供相应微指令的地址。

微程序存储器μM

存储相应指令的微指令。

输出寄存器OUT

可以将运算结果输出到输出寄存器OUT（本实验未用）。

堆栈ST

当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。

4．在COP2000集成开发环境下设计全新的指令/微指令系统

设计结果如表所示（可按需要增删表项）

（1）新的指令集

（设计两个不同指令集要分别列表）

表5无符号乘法和除法的新指令集

助记符

机器码1

机器码2

指令说明

_FATCH_

000000xx

00-03

实验机占用，不可修改。

复位后，所有寄存器清0，首先执行_FATCH_指令取指。

ADDR?

A

000001xx

04-07

将累加器A中的数加入到寄存器R?

中，并影响标志位。

ADD

R?

#II

000010xx

08-0B

II

将立即数II加入到寄存器R?

中，并影响标志位。

SUBR?

A

000011xx

0C-0F

从寄存器R?

中减去累加器A中的数，并影响标志位。

SUB

R?

#II

000100xx

10-13

II

从寄存器R?

中减去立即数II，并影响标志位。

TESTR?

#II

000101xx

14-17

II

寄存器R?

“与”立即数II，只改变标志位,并不改变R?

中的数值。

PUSHA

000110xx

18-1B

将累加器A中的数据压入堆栈寄存器ST。

POPA

000111xx

1C-1F

将堆栈寄存器ST中的数据弹出到累加器A中。

MOVA,R?

001000xx

20-23

将寄存器R?

中的数放入累加器A中。

MOV

R?

#II

001001xx

24-27

II

将立即数II存放到寄存器R?

中。

SHLR?

001010xx

28-2B

寄存器R?

中的数不带进位向左移一位，并不影响标志位。

SHRR?

001011xx

2C-2F

寄存器R?

中的数不带进位向右移一位，并不影响标志位。

JCMM

001100xx

30-33

MM

若进位标志位置1，跳转到MM地址。

JZMM

001101xx

34-37

MM

若零标志位置1，跳转到MM地址。

JMPMM

001110xx

38-3B

跳转到MM地址。

OVER

001111xx

3C-3F

程序结束。

（2）新的微指令集

表6无符号乘法的新微指令集

助记符

状态

微地址

微程序

数据输出

数据打入

地址输出

运算器

移位控制

μPC

PC

_FATCH_

T0

00

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

01

FFFFFF

A输出

+1

02

FFFFFF

A输出

+1

03

FFFFFF

A输出

+1

ADDR?

A

T2

04

FFF7EF

寄存器值R？

寄存器W

A输出

+1

T1

05

FFFA98

ALU直通

寄存器R?

标志位C,Z

加运算

+1

T0

06

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

07

FFFFFF

A输出

+1

ADDR?

#II

T3

08

FFF7F7

寄存器值R？

寄存器A

A输出

+1

T2

09

C7FFEF

存贮器值EM

寄存器W

PC输出

A输出

+1

+1

T1

0A

FFFA98

ALU直通

寄存器R?

标志位C,Z

加运算

+1

T0

0B

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

SUBR?

A

T3

0C

FFFF8F

ALU直通

寄存器W

A输出

+1

T2

0D

FFF7F7

寄存器值R?

寄存器A

A输出

+1

T1

0E

FFFA99

ALU直通

寄存器R？

标志位C,Z

减运算

+1

T0

0F

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

SUBR?

#II

T3

10

FFF7F7

寄存器值R?

寄存器A

A输出

+1

T2

11

C7FFEF

存贮器值EM

寄存器W

PC输出

A输出

+1

+1

T1

12

FFFA99

ALU直通

寄存器R?

标志位C,Z

减运算

+1

T0

13

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

TESTR?

#II

T3

14

C7FFFF

存贮器值EM

寄存器W

PC输出

A输出

+1

+1

T2

15

FFF7F7

寄存器值R?

寄存器A

A输出

+1

T1

16

FFFE93

ALU直通

寄存器R?

标志位C,Z

与运算

+1

T0

17

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

PUSHA

T1

18

FFEF9F

ALU直通

堆栈寄存器ST

A输出

+1

T0

19

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

1A

FFFFFF

A输出

+1

1B

FFFFFF

A输出

+1

POPA

T1

1C

FFFF57

堆栈寄存器ST

寄存器A

A输出

+1

T0

1D

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

1E

FFFFFF

A输出

+1

1F

FFFFFF

A输出

+1

MOVA,R?

T1

20

FFF7F7

寄存器值R？

寄存器A

A输出

+1

T0

21

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

22

FFFFFF

A输出

23

FFFFFF

A输出

MOVR?

#II

T1

24

C7FBFF

存贮器值EM

寄存器R？

PC输出

A输出

+1

+1

T0

25

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

26

FFFFFF

A输出

+1

27

FFFFFF

A输出

+1

SHLR?

T2

28

FFF7F7

寄存器值R？

寄存器A

A输出

+1

T1

29

FFF9DF

ALU左移

寄存器R？

A输出

左移

+1

T0

2A

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

2B

FFFFFF

A输出

+1

SHRR?

T2

2C

FFF7F7

寄存器值R？

寄存器A

A输出

+1

T1

2D

FFF9BF

ALU右移

寄存器R？

A输出

右移

+1

T0

2E

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

2F

FFFFFF

A输出

+1

JCMM

T1

30

C6FFFF

存贮器值EM

寄存器PC

PC输出

A输出

+1

写入

T0

31

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

32

FFFFFF

A输出

+1

33

FFFFFF

A输出

+1

JZMM

T1

34

C6FFFF

存贮器值EM

寄存器PC

PC输出

A输出

+1

写入

T0

35

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

36

FFFFFF

A输出

+1

37

FFFFFF

A输出

+1

JMPMM

T1

38

C6FFFF

存贮器值EM

寄存器PC

PC输出

A输出

+1

写入

T0

39

CBFFFF

指令寄存器IR

PC输出

A输出

写入

+1

3A

FFFFFF

A输出

+1

3B

FFFFFF

A输出

+1

OVER

T0

3C

CBFFFF

指令寄存器IR

PC输