第七章集成电路制造工艺概况.docx
《第七章集成电路制造工艺概况.docx》由会员分享，可在线阅读，更多相关《第七章集成电路制造工艺概况.docx（29页珍藏版）》请在冰点文库上搜索。
第七章集成电路制造工艺概况
第七章集成电路制造工艺概况
7.1器件技术
用于芯片的电子器件是在衬底上构建的。
通用的芯片器件包括电阻、电容、熔丝、二极管和晶体管。
他们在衬底上的集成是集成电路硅片制造技术的基础。
由电子器件组成的电路可以分成两种基本类型：
数字电路和模拟电路。
模拟电路是指其电参数在一定电压、电流、功耗值范围内变化的一种电路。
数字电路在高电平和低点平下工作。
电阻、电容被称为无源元件，即无论这些元件怎样和电源相连，它们都能传输电流。
二极管和晶体管被称为有源元件，也即它们可用于控制电流方向，能放大小的信号。
硅片上电子器件的形成方式称为结构，半导体器件结构有成千上万种，我们列举其中一小部分。
一．集成电路电阻结构
集成电路电阻可以通过金属膜、掺杂的多晶硅、或者通过杂质扩散到衬底的特定区域中产生（见图7.1）。
这些电阻是微结构，因此他们只占用衬底很小的区域。
电阻和芯片的连接是通过与导电金属形成接触实现的。
但是在芯片结构中会产生寄生电阻（见图7.2），这是因为器件的尺寸、形状、材料类型、掺杂种类以及掺杂数量而存在的。
寄生电阻并不是我们需要的，因为它会降低集成电路器件的性能。
寄生电阻的影响成为能否降低特征尺寸的关键因素，在设计中要考虑减小电阻，可选用低电阻金属和特别工艺设计降低电阻。
二．集成电路电容器结构
电容器由两个分立的导电层被介质材料隔离而形成。
芯片制造中介质材料通常是二氧化硅（也称氧化层）。
平面型电容器可由金属薄层、掺杂的多晶硅、或者衬底的扩散区形成。
图7.3是电容器的几种结构。
在器件结构中也会产生寄生电容（图7.4）。
这些寄生电容将影响电路的速度，引起电路的不稳定性，产生寄生振荡，甚至产生交流信号短路。
三.pn结二极管
pn结二极管总是由n型半导体和邻近的p型半导体相连形成的。
pn结可以有意地设计为一块集成电路的某一功能部件，例如稳压、整流，也可以在其他集成电路中作为非功能二极管存在，如开关。
pn结二极管由单晶半导体材料构成，如图7.5所示，衬底上的一块区域是施主杂质的重掺杂，以形成n型硅区。
相反，受主杂质掺杂用于形成p型硅区。
四.肖特基二极管
肖特基二极管是由金属与轻掺杂的n型半导体材料接触形成的。
这种形式器件的工作原理与普通的pn结二极管相似。
硅肖特基二极管的正向结压降（0.3~0.5V）几乎是硅pn结二极管（0.6~0.8V）的一半。
肖特基二极管的最大优势是其电导完全取决于电子，这使其从开到关的时间更快。
图7.6指出了示意符和肖特基二极管的剖面结构。
五.晶体管
晶体管有三个电极和两个pn结。
整个晶体管从一个单一的半导体衬底开始构成，有pnp、npn两种晶体管。
图7.7是npn晶体管的剖面图。
注意每个电极区掺杂的数量是不同的，E、C是n型重掺杂，B是p型轻掺杂，B的载流子越少，吸引的电流就比C吸引的电流越小，增益也就越大。
六.双极集成电路技术
二极管、晶体管连同支撑元件电阻、电容、绝缘体和导体，用于一种称为双极技术的集成电路开发。
双极器件以其高速、耐久性以及功率控制能力一直备受关注。
然而，它的最大缺陷是功耗高。
七.CMOS集成电路技术
当电路中或者说电子设备中能源消耗问题越来越突出时，场效应晶体管（FET）问世了。
与双极晶体管相同的是，它们都有三个电极，都在单晶衬底上制作。
与双极晶体管的电流放大不同，场效应晶体管是一种电压放大器件，输入电压加到栅极产生电场来开启。
场效应晶体管的最大优势是它的低电压和低功耗。
场效应晶体管分为结型场效应晶体管（JFET）和金属-氧化物型场效应晶体管（MOSFET）。
在硅集成电路中主要是MOSFET。
MOSFET结构上有两类：
nMOS（n沟道）和pMOS（p沟道）。
每一类各有增强型和耗尽型，增强型的沟道掺杂与源漏掺杂的类型相反（常闭型），耗尽型的沟道掺杂与源漏掺杂的类型相同（常开型），产生了各自的开启和关闭电路条件。
图7.8表示了这两种MOSFET的示意图。
MOSFET在模拟电路中作放大器，在数字电路中作开关元件。
将pMOS和nMOS做在同一集成电路上就形成了互补型金属氧化物半导体技术，也就是CMOS技术。
最基本的CMOS反相器电路图、顶视图、剖面图分别示于图7.9、图7.10、图7.11。
八.BiCMOS技术
BiCMOS技术就是将CMOS和双极技术的优良性能集中在同一块集成电路器件中。
BiCMOS综合了CMOS结构的低功耗、高集成度和双极器件结构的高电流驱动能力。
图7.12给出了BiCMOS反相器的电路。
双极晶体管（Q3,Q4）提供了比CMOS反相器（Q1,Q2）更高的电流驱动能力。
九.CMOS器件的闩锁效应
与不想要的寄生电阻和电容存在于半导体器件中一样，有时CMOS器件中的pn结能产生寄生晶体管，它能在CMOS集成电路中产生闩锁效应以致引起晶体管无意识的开启。
图7.13说明了CMOS反相器中的寄生晶体管。
互补晶体管是在CMOS结构中MOSFET正常制作的结果。
给定某一工作条件可能开启寄生晶体管，并且产生一个低电阻电流路径流过CMOS结构。
晶体管被锁定，因而阻止了CMOS器件中对MOSFET的控制。
7.2CMOS工艺流程
集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
这些操作可以分为四大基本类：
薄膜制作、刻印、刻蚀和掺杂。
图7.14展示了工艺的复杂性，即使制造单个MOS管也不例外。
由于CMOS技术在工艺家族中最有代表性，我们就以它为例介绍硅片制造流程。
在学习本章的过程中必须时刻牢记，在制造过程当中要进行一系列有着特定目的的操作。
注意每一步操作的目的、所采用设备及材料的种类以及随后的质量测量手段，这些决定了每一步工艺的集成。
集成电路是在硅片制造厂中制造完成的。
如图7.15所示的硅片制造厂可以分成6个独立的生产区：
扩散（包括氧化、膜淀积和掺杂工艺）、光刻、刻蚀、薄膜、离子注入和抛光。
这6个主要的生产区和相关步骤以及测量工具都在硅片厂的超净间中。
测试/拣选区不与上述6个区在同一超净环境当中。
一．扩散
扩散区是进行高温工艺及薄膜淀积的区域。
扩散区的主要设备是高温扩散炉和湿法清洗设备。
高温扩散炉（见图7.16）可以在近1200℃的高温下工作，并能完成多种工艺流程，包括氧化、扩散、淀积、退火以及合金。
这些工艺将在后续章节中具体描述。
湿法清洗设备是扩散区中的辅助工具。
硅片在放入高温炉之前必须进行彻底的清洗，以去除硅片表面的沾污以及自然氧化层。
二．光刻
使用黄色荧光管照明使得光刻区与芯片厂中的其他各个区明显不同。
光刻的目的是将电路图形转移到覆盖于硅片表面的光刻胶上。
光刻胶是一种光敏的化学物质，它通过深紫外线曝光来印制掩膜版的图像。
光刻胶只对特定波长的光线敏感，例如深紫外线和白光，而对黄光不敏感。
光刻区中的涂胶/显影设备是用来完成光刻的一系列工具的组合。
这一工具首先对硅片进行预处理、涂胶、甩胶、烘干，然后用机械臂将涂胶的硅片送入对准及曝光设备。
步进光刻机用来将硅片与管芯图形阵列对准。
这一阵列由镀铬石英版刻蚀而成。
在恰当的对准和聚焦后，步进光刻机先曝光硅片上的以小片面积，随后步进到硅片的下一块区域并重复上述过程，直到硅片表面全部曝光了管芯图形为止。
完成后，硅片回到涂胶/显影设备对光刻胶进行显影，随后清洗硅片并再次烘干。
从图7.15中看到，光刻区位于硅片长的中心。
之所以这样是基于如下事实：
硅片从所有其它区流入光刻区。
由于在光刻过程中缺陷和颗粒可能植入光刻胶层，沾污的控制显得格外重要。
光刻掩膜版上的缺陷以及步进光刻机上的颗粒能够复印到所有用这些设备处理的硅片上。
为了减少沾污，敞口盛放的化学试剂在光刻区中是禁止使用的。
因此，清洗装置以及光刻胶剥离机通常安排在硅片厂的其他区域，而不是光刻区。
经过光刻处理的硅片只流入两个区：
刻蚀区和离子注入区（参见图7.15）。
因此只有三个区会处理涂胶的硅片。
三．刻蚀
刻蚀工艺是在硅片上没有光刻胶保护的地方留下永久的图形。
刻蚀区最常见的工具是等离子体刻蚀机、等离子体去胶机和湿法清洗设备。
目前，虽然仍采用一些湿法刻蚀工艺，但大多数步骤采用的是干法等离子体刻蚀（见图7.17）。
等离子体刻蚀机是一种采用射频（RF）能量在真空腔中离化气体分子的一种工具。
等离子体与硅片顶层的物质发生化学反应。
刻蚀结束后利用另一种称为去胶机的等离子体装置，用离化的氧气将硅片表面的光刻胶去掉。
紧接着用一种化学溶剂彻底清洗硅片。
四.离子注入
离子注入机是亚微米工艺中最常见的掺杂工具。
气体带着要掺的杂质，例如砷（As）、磷（P）、硼（B）在注入机中离化（见图7.18）。
采用高电压和磁场来控制并加速离子。
高能杂质离子穿透了涂胶硅片的表面。
离子注入完成后，要进行去胶和彻底清洗硅片。
根据掺杂的浓度和深度不同，由高能量、低束流的注入机，也有低能量、大束流的注入机。
五.薄膜生长
薄膜区主要负责生产各个步骤当中的介质层与金属层的淀积。
薄膜生长中所采用的温度低于扩散区中设备的工作温度。
薄膜生长区中有很多不同的设备。
所有薄膜淀积设备都在中低真空环境下工作（见图7.19），包括化学气相淀积（CVD）和金属溅射工具（物理气相淀积，PVD）。
该区中用到的其他设备可能会有SOG（spin-on-glass）系统、快速退火装置（RTP）系统和湿法清洗设备。
SOG用来填充硅片上的低凹区域以实现硅片表面的平坦化。
快速退火装置用于修复离子注入引入的衬底损伤，也用于金属的合金化步骤。
六.抛光
化学机械平坦化（CMP）工艺的目的是使硅片表面平坦化，这是通过将硅片表面突出的部分减薄到下凹部分的高度实现的。
硅片表面凹凸不平给后续加工带来了困难，而CMP使这种硅片表面的不平整度降到最小。
抛光机是CMP区的主要设备，这一步工艺也可以叫抛光。
CMP用化学腐蚀与机械研磨相结合，以除去硅片顶部希望的厚度。
抛光后需彻底清洗硅片。
7.3CMOS制作步骤
我们讨论一个硅片在典型CMOS流程当中的主要制作步骤。
虽然流程中有些步骤可以一次处理一批硅片，下面只描述单片的制作步骤。
为了进一步简化描述，下面只介绍一个CMOS反相器，有两个晶体管构成——一个nMOS和一个pMOS，它仅占微小的面积。
CMOS制作步骤如下所示：
1.双阱工艺；
2.浅槽隔离工艺；
3.多晶硅栅结构工艺；
4.轻掺杂漏（LDD）注入工艺；
5.侧墙的形成；
6.源/漏（S/D）注入工艺；
7.接触孔的形成；
8.局部互连工艺；
9.通孔1和金属塞1的形成；
10.金属1互连的形成；
11.通孔2和金属塞2的形成；
12.金属2互连的形成；
13.制作金属3直到制作压点及合金；
14.参数测试。
一．双阱工艺
在一般的CMOS流程中，第一步往往是定义MOSFET的有源区。
现在的亚0.25µm的工艺通常是采用双阱工艺（也称双管）来定义nMOS和pMOS晶体管的有源区。
双阱包括一个n阱和一个p阱，每个阱都至少包括三到五步主要步骤来完成制作。
通常采用倒掺杂技术来优化晶体管的电学特性。
这一技术采用高能量、大剂量的注入，深入外延层大概一微米左右。
随后的阱注入在相同区域进行，只是注入能量、结深以及掺杂剂量都有大幅度的减小。
阱注入决定了晶体管的阈值工作电压同时避免CMOS电路常见的一些问题，如闩锁效应和其他一些可靠性方面的问题。
1．n阱的形成形成n阱的5个主要步骤在下表以及图7.20中描述。
2．p阱的形成形成p阱的3个主要步骤在下表以及图7.21中描述。
二．浅槽隔离工艺
浅槽隔离（STI）是在衬底上制作的晶体管有源区之间隔离区的一种可选工艺。
这一方法在制作亚0.25µm器件时尤其有效。
先前的隔离工艺是硅的局部氧化工艺（LOCOS），这一工艺于20世纪70年代早期研发成功，直到上世纪90年代末还在使用。
尽管更为复杂，浅槽隔离在ULSI芯片制造中仍得到了广泛的应用。
下面将浅槽隔离分为三个主要步骤来介绍：
1．STI槽刻蚀STI槽刻蚀的4个主要步骤在下表及图7.22种描述。
2．STI氧化物填充STI氧化物填充的基本步骤在下表及图7.23种描述。
3．STI氧化层抛光–氧化物去除STI氧化层抛光–氧化物去除的基本步骤在图7.24及下表中描述。
三．多晶硅栅结构工艺
晶体管中栅结构的制作是流程当中最关键的一步，因为它包括了最薄的栅氧化层的热生长以及多晶硅栅的刻印和刻蚀，而后者是整个集成电路工艺中物理尺度最小的结构（见图7.25）。
多晶硅栅的宽度通常是整个硅片上最关键的CD线宽。
多晶硅栅结构制作的基本步骤
四．轻掺杂漏注入工艺
随着栅的宽度不断减小，栅结构（源漏间的硅区域）下的沟道长度也不断减小。
晶体管中沟道长度的减少增加了源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。
可以用一些技术手段来减少这些沟道漏电流的发生。
接下来的一系列离子注入步骤开始定义晶体管的源漏区。
每个晶体管都要经过两次注入——一次是称为轻掺杂漏（LDD）注入的浅注入，随后是中等或高剂量的源/漏注入。
浅结有助于减少源漏间的沟道漏电流效应。
见图7.26和图7.27。
1．n-轻掺杂漏的制作制作n-轻掺杂漏的主要步骤在下表中描述。
2．p-轻掺杂漏的制作制作p-轻掺杂漏的主要步骤在下表中描述。
五．侧墙的形成
侧墙用来环绕多晶硅栅，防止更大剂量的源漏注入过于接近沟道以至可能发生源漏穿通。
侧墙的形成有两步主要的工艺（见图7.28）。
首先，在整个硅片表面淀积一层二氧化硅，随后利用干法刻蚀工艺反刻掉这层二氧化硅。
由于所用的各向异性刻蚀工具使用离子溅射掉了绝大部分二氧化硅，故反刻不需要掩膜。
当多晶硅露出来之后停止反刻。
但并不是所有的二氧化硅都除去了，多晶硅栅的侧墙上保留了一部分二氧化硅。
侧墙的制作
六．源/漏注入工艺
为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结深，但是比最初的双阱掺杂的结深浅（见图7.29、7.30）。
上一步形成的侧墙能够保护沟道，在注入过程中阻止掺杂原子的进入。
1.n+源/漏注入
2.p+源/漏注入
七．接触（孔）的形成
接触形成工艺的目的是在所有硅的有源区形成金属接触。
这层金属接触可以使硅和随后淀积的导电材料更加紧密的结合起来（见图7.31）钛是做金属接触的理想材料，也是可行的选择。
钛的电阻很低，同时能够与硅发生充分反应。
当温度大于700℃时，钛和硅发生反应生成钛的硅化物（TiSi2）。
钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理聚集。
因此钛能够轻易的从二氧化硅表面除去，而不需要额外掩膜。
钛的硅化物在所有有源硅的表面保留了下来（例如：
源、漏和栅）。
钛金属接触的制作
八．局部互连工艺
集成电路工艺流程的下一步是在晶体管以及其他钛硅化物接触之间布金属连接线。
在下面的工艺流程中用到的方法称为局部互连（LI）。
形成局部互连的步骤与形成浅槽隔离的步骤一样复杂。
工艺首先要求淀积一层介质薄膜，接下来是化学机械抛光、刻印、刻蚀和钨金属淀积，最后以金属层抛光结束（见图7.32和图7.33）。
这种工艺称为大马士革，名字取自几千年前叙利亚大马士革的一位艺术家发明的一种技术。
这步工艺的最后结果是在硅片表面得到了一种类似精制的镶嵌首饰或艺术品的图案。
图7.34描绘了这些金属线是如何嵌入氧化物侧壁之间的。
1．LI氧化硅介质的形成
2.LI金属的制作
九．通孔1和钨塞1的形成
层间介质（ILD）充当了各层金属间以及第一层金属与硅之间的介质材料。
层间介质上有许多小的通孔，这些层间介质上的细小开口为相邻的金属层之间提供了电学通道。
通孔中有导电金属（通常是钨，称为钨塞）填充，钨塞放置在适当的位置，以形成金属层间的电学通路（见图7.35和图7.36）。
1．通孔1的制作
2．钨塞1的制作
十．第一层金属（金属1）互连的形成
以下一系列操作包括在硅表面淀积三层金属薄膜，称为三明治结构，随后是遮蔽和刻蚀步骤（见图7.37）。
多层的三明治金属结构由多种不同的难熔金属构成，包括钛、铝铜合金和氮化钛。
完成上述操作以后，就完成了构成器件的五层金属叠加结构中的第一层。
金属层的数目随着管芯复杂程度的不同有所变化，目前最先进的管芯有八层金属叠加结构。
1．金属1互连的制作
十一.通孔2和钨塞2的形成
接下来四步操作的结果是形成了第二层层间介质（ILD-2）和其上的通孔（见图7.38和图7.39）。
除了要填充第一层金属上刻蚀出的或大或小的间隙，第二层层间介质的制作与第一层层间介质（ILD-1）的制作非常相似。
间隙的填充使用介电材料，这些材料能够进入细小的空间从而避免了能够影响电学性能的空洞和其他缺陷的形成。
有两种常见的方法填充间隙：
旋涂玻璃（SOG）反刻和高浓度等离子体化学气相淀积（HDPCVD）。
间隙填满以后，可利用等离子体优化的化学气相淀积系统完成剩余的ILD-2氧化物的淀积。
ILD-2淀积完成后，氧化物被平坦化、刻印，然后刻蚀形成钨塞所需的通孔。
1．通孔2的制作
2．钨塞2的制作
十二.第二层金属（金属2）互连的形成
金属2互连的制作
十三.制作第三层金属（金属3）直到制作压点和合金
重复工艺制作第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物（ILD-5）（见图7.41）。
由于所刻印的结构比先前工艺中形成的0.25µm尺寸要大很多，所以这一层介质不需要进行化学机械抛光。
刻蚀ILD-5使得在第五层金属的淀积过程中，通孔能够被金属填充。
第五层金属淀积的厚度比先前的金属三明治结构厚一些。
刻蚀第五层金属，在必要的地方形成压焊点，在不需要的地方将金属除去。
工艺的最后一步包括再次生长二氧化硅层（第六层层间介质）以及随后生长顶层氮化硅。
这一层氮化硅称为钝化层。
它的目的是保护产品免受潮气、划伤以及沾污的影响。
最后，在扩散炉中进行低温合金步骤。
这一步加热过程有助于提高互连金属间的冶金接触，从而提高器件的电学性能和可靠性。
在这一步合金操作中必须特别小心以免产品过加热，这可能引起永久性的结构缺陷。
十四.参数测试
硅片要进行两次测试以确定产品的功能可靠性：
第一次测试在首层金属刻蚀完成后进行，第二次是在完成芯片制造的最后一步工艺后进行。
金属刻蚀完成以后，利用电学测试设备的微型探针仪测试硅片上特定器件测试结构的特定电学参数。
这种在线参数测量的程序称为硅片电学测试（中测）或WET。
对硅片的最后一步操作是芯片厂外进行的硅片测试/拣选。
利用电学测试/拣选设备自动进行探查和测试。
检测硅片上每一个管芯的电学功能。
通过软件利用正交坐标系将失效的管芯标出，这就保证了在后续操作当中能够将好管芯和坏管芯分辨出来。
这些数据用来计算管芯的成品率。
此后，硅片能够被运往装配部门。
如果硅片通过了硅片拣选，硅片被送入背面减薄部门。
在这里，用设备减薄硅片的背面。
这一步工艺使得硅片更薄，使分割独立管芯的划片过程更容易。
升级会员 