串行通信电路的设计资料.docx
《串行通信电路的设计资料.docx》由会员分享，可在线阅读，更多相关《串行通信电路的设计资料.docx（22页珍藏版）》请在冰点文库上搜索。
串行通信电路的设计资料
串行通信电路的设计
1串行通信电路
1.1设计目的
（1）掌握串行通信电路的构成、原理与设计方法；
（2）熟悉QuartusII的仿真方法。
1.2基本要求
（1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出；
（2）并行输出端的8bit寄存器；
（3）收方数据是否已准备好指示输出端。
1.3发挥部分
（1）加密通信；
（2）串行发/收端口FIFO缓存；
（3）发/收方奇偶校验位生成/检测；
（4）其他。
2设计过程及论文的基本要求
2.1设计过程的基本要求：
（1）基本部分必须完成，发挥部分可以在已给的范围或自己寻找资料的范围内任选；
（2）符合要求的设计报告一份，其中包括逻辑电路图、实际接线图各一份；
（3）设计题目必须仿真通过，设计过程的资料草稿上交；
（4）成绩的组成：
考勤、每天任务的完成工作量、答辩情况、报告；
2.2课程设计论文的基本要求：
（1）蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。
项目齐全、字迹工整，有条件的可以打印。
（2）装订顺序：
封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、总结及致谢、参考文献、附录（逻辑电路图与实际接线图）。
中文摘要
串行通信电路是为了实现数据传输的方便而设计的一种电路，将八位数据通过八位加法器使要传送的数据同时加上一个数，而这个数是通过两片计数器组成的时钟电路实现的，并且此时钟电路不断的对输入数据进行加法运算，实现数据的加密计算。
并行变串行是通过数据选择器使八位的加密数据通过74151实现数据的串行传送，从而实现电路的功能。
串行数据变并行数据，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。
解密电路是利用时钟电路和加法器。
不过，是将加法器的CIN端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。
另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。
数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。
控制寄存器的脉冲实现数据的输出。
数字电子技术的迅速发展，为人们的文化、物质生活提供了优越的条件，空调、电子计算机等，都是典型的技术应用实例。
计算机的普及，为大学生提供很好的学习平台。
经过对数字电子技术基础一学期的学习，掌握了一些理论上的知识。
而课程设计正好帮我们好好的整理和实践了这些知识。
目录
课程设计任务书I
数字电子技术课程设计成绩评定表III
中文摘要IV
1设计任务描述1
1.1设计题目：
串行通信电路1
1.2设计要求：
1
1.2.1设计目的：
1
1.2.2基本要求：
1
1.2.3发挥部分：
1
2设计思路2
3设计方框图3
4各部分电路设计及调试4
4.1并行数据加密4
4.2加密数据并行变串行模块4
4.3串行变并行电路设计5
4.4解密电路6
4.5数据输出电路7
5串行通信电路过程分析8
5.1串行通信电路的总电路图8
5.2电路图的工作过程分析8
5.2.1并行数据加密工作过程分析8
5.2.2数据变换为串行数据电路工作过程分析9
5.2.3串行变并行电路的工作过程分析9
5.2.4解密电路电路的工作过程分析10
5.25输出电路的工作过程分析10
6元器件清单12
7主要元器件介绍13
小结16
致谢17
参考文献18
附录A串行通信总电路19
1设计任务描述
1.1设计题目：
串行通信电路
1.2设计要求：
1.2.1设计目的：
（1）掌握串行通信电路的构成、原理与设计方法；
（2）熟悉QuartusII的仿真方法。
1.2.2基本要求：
（1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出
（2）并行输出端的8bit寄存器；
（3）收方数据是否已准备好指示输出端。
1.2.3发挥部分：
（1）加密通信。
2设计思路
根据此次课程设计的目的，串行通信电路是将8bit的并行数据通过加密等过程，进行串行输送，在进行解码和串行数据变并行数据，最后输出。
我的设计思路就是：
（1）加密模块：
将八位数据通过八位加法器使要传送的数据同时加上一个数，而这个数是通过两片计数器组成的时钟电路实现的，并且此时钟电路不断的对输入数据进行加法运算，实现数据的加密计算。
（2）并行变串行：
并行变串行是通过数据选择器使八位的加密数据通过74151实现数据的串行传送，从而实现电路的功能。
（3）串行数据变并行数据的电路设计思路是，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。
（4）解密模块：
解密电路是利用时钟电路和加法器。
不过，是将加法器的CIN端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。
另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。
（5）数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。
控制寄存器的脉冲实现数据的输出。
以上为串行通信电路的设计思路。
3设计方框图
数据输入
加密电路
加密后的并行数据
数据选择器
加密的串行数据
数据分配器
并行数据
解密电路
输出数据
4各部分电路设计及调试
4.1并行数据加密
数据加密模块设计如图4.1所示：
图4.1数据加密模块设计电路
数据加密模块的设计思路是：
利用八位加法器和两片74161组成的多位计数器，不断的在输入数据上加数，进而达到对输入数据进行加密的效果，使并行数据能够加密后输出。
4.2加密数据并行变串行模块
并行变串行模块设计如图4.2所示：
图4.2并行变串行模块设计电路
并行变串行电路设计主要利用了74151数据分配器和74161计数器完成。
数据分配器将八位加法器加密过的八位数据，依次分配，进而达到串行传输的目的。
具体过程是将74161设置重置端，当计数器计数到七的时候，重置端有效，将并行数据按
DO,D1,D2,D3,D4,D5,D6,D7的顺序串行从Y输出。
4.3串行变并行电路设计
串行数据变并行数据的电路设计思路是，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。
串行变并行电路设计如图4.3所示
图4.3串行变并行数据电路设计图
4.4解密电路
解密电路如图4.4所示
图4.4解密电路图
解密电路是利用时钟电路和加法器。
不过，是将加法器的CIN端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。
另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。
4.5数据输出电路
数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。
控制寄存器的脉冲实现数据的输出。
输出电路的电路图，如图4.5所示。
图4.5数据输出电路
5串行通信电路过程分析
5.1串行通信电路的总电路图
图5.1串行通信电路总电路图
5.2电路图的工作过程分析
本次设计的电路是串行通信电路，该电路实现的是将八位数据变为串行数据进行传输，最后变回并行数据输出。
其中实现了时钟加密通信。
.
5.2.1并行数据加密工作过程分析
首先，输入八位数据，假设为10101010，然后两片74161组成的时钟电路对输入的八位数据进行加密。
仿真结果如下：
图5.2.1数据加密仿真结果
此仿真结果是利用时钟脉冲将八位的输入数据加密后的数据结果。
5.2.2数据变换为串行数据电路工作过程分析
八位数据加密后由数据选择器变换为串行的数据，此过程电路的仿真结果如下：
图5.2.2变换为串行数据电路仿真结果
5.2.3串行变并行电路的工作过程分析
这部分模块可以说是整个电路的核心所在，此部分电路是将串行数据又变回了并行数据，此模块实现的方法是利用移位寄存器的原理实现的，为后面的解密做好基础。
次模块的仿真结果如下：
图5.2.3串行变并行数据输出仿真图
5.2.4解密电路电路的工作过程分析
解密电路是根据数据分配器输出的八位数据分配器，时钟电路和加法器组成的解密电路实现。
此模块的仿真结果如图：
图5.2.4解密电路仿真结果图
5.25输出电路的工作过程分析
输出电路所实现的是数据的输出，和加密前的数据完全相同。
实现此功能利用了寄存器。
仿真结果如图所示。
图5.2.5输入与输出结果图
6元器件清单
序号
元器件名称
型号
数量
1
数据选择器
74151
1片
2
计数器
74161
5片
3
移位寄存器
74164
1片
4
寄存器
74374
1片
5
八位全加器
8ffadd
2片
6
非门
NOT
9个
7
二输入与非门
Nand2
2个
7主要元器件介绍
7.1数据选择器74151
7.1.1引脚图
7.1.2功能表
表7.1.274HC151的功能表
输入
输出
使能
选择
H
L
L
L
L
L
L
L
L
×××
LLL
LLH
LHL
LHH
HLL
HLH
HHL
HHH
LH
D0
D1
D2
D3
D4
D5
D6
D7
7.2计数器74161
7.2.1引脚图
7.2.2功能表
表7.2.274LVC161的功能表
输入
输出
清零
预置
使能
CEPCET
时钟
CP
预置数据输入
进位
TC
L
H
H
H
H
×
L
H
H
H
××
××
L×
×L
HH
×
×
×
××××
××××
××××
××××
LLLL
保持
保持
计数
L
#
#
L
#
7.3移位寄存器74164
7.3.1引脚图
7.3.2功能表
表7.3.274164的功能表
7.4寄存器74374
7.4.1引脚图
7.4.2功能表
表7.4.274374的功能表
小结
本次我们组课程设计的题目是串行通信电路，这次课程设计我们查阅了许多的相关文献和书籍。
因为刚看到这个题目的时候，大家都不了解。
前期都处于迷茫状态。
此次课设是一周的时间，第一天，老师对每个题目都做了解释及其具体的要求，使逻辑电路的轮廓逐渐清晰起来。
知道了从何处下手。
大家都知道，课程设计是用我们课程知识综合应用的实践训练；是我们迈向社会，从事职业工作前一个必不少的过程。
所以我很珍惜这次机会，在老师讲完的时候，我们组就有了一个模块的思路。
我组成员都很积极，想大显自己的能力。
我们今天认真的进行课程设计，学会脚踏实地迈开实践这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础。
在这次的课程设计中，不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。
在设计过程中，与同学分工设计，和同学们相互探讨，相互学习，相互监督。
学会了合作，学会了运筹帷幄，学会了宽容，学会了理解，也学会了做人与处世。
这一周内，我感触最深的当属查阅大量的设计资料了。
无论是课本上的，还是网上的都浏览了不少相关的设计思路，从中也借鉴了别人的思想，开阔了自己的思路。
在设计程序之前，设计者必学对所用的知识内部有一个深刻的理解，知道具体应用的是哪一部分的知识。
更要有一个清晰的思路和一个完整的结构框图。
在设计逻辑电路时，不能妄想一次就将整个电路图设计好。
反复修改、不断改进是整个设计过程的必经之路。
要养成文件管理的好习惯，因为每个模块可能仿真的次数很多，如果不整理好文件，最后可能一团糟。
一个逻辑图的完美与否不仅仅是实现其应有的功能，而应该让人一看就能明白你的设计结构。
在设计课程过程中遇到问题是很正常的，但我们应该将每次遇到的问题分析清楚，并及时解决，以免下次再碰到同样的问题。
通过这次训练，我能够更好的综合运用所学知识、独立分析和解决实际问题。
培养了自己的创新意识和创新能力，并获得了科学研究的基础训练和培养了团队协作精神。
在这个过程中，我也学到了很多知识。
因为每个同学喜好不一样，有的人喜欢研究，有的人喜欢大量查阅资料。
所以从他们那里学的东西也多了。
比如说，在设计的时候，我有个模块一直想不透。
恰好一个同学提供了一个想法，在这个基础上，最后我设计出了更完整的逻辑电路图。
团队合作精神真的很重要。
我组成员各有优点，他们融会贯通的能力很好，也使我这方面的能力得到了很大提高。
在与老师交流、请教之间，课设很快就结束了。
一周的时间虽然短暂，但在这一星期的课程设计中收获很多。
将以前的知识运用到实践中，大大提升了自己的动手能力。
在设计与仿真的过程中，对某些元件的功能及特点有了很好的了解，这对以后的学习或是工作有很大的帮助。
课设虽然结束了，但是实践与求知的路并未结束。
致谢
在这次课程设计的过程中，首先要感谢的是黄硕老师。
没有老师的帮助，我们要完成整个逻辑电路图是很困难的。
就算是很简单的一个问题，我们有时候也会检查不出来，这时候多亏了老师的帮助。
是老师的正确指导，才使我的课程设计更加完整。
由于此次课程设计涉及的内容以前没有经常应用，遇到了很大的困难，设计能够顺利的完成，真的很感谢老师。
在老师的讲解下，我才有了比较清晰地设计框图。
在每个模块电路的设计过程中也遇到了很多的问题。
每次请教老师的时候，老师都能很仔细、耐心的为我们解答，不管是容易的问题，还是复杂的问题。
每次老师在讲解以后，我们都会恍然大悟，而且老师也会给出更好的设计提议。
使我们设计得更快，更顺利。
在这里，对其他给我帮助的人也表示诚挚的谢意。
也感谢学校能够提供一次锻炼学生将理论与实践相结合的能力的机会。
对我们组来说，是一个合作的团体，所以也感谢我组成员对我的帮助，每次遇到问题的时候，他们一定会帮我解决问题，并鼓励我。
所以在问题解决的同时，也学会了新的东西。
大家在一起讨论、研究与测试，各自发挥所长。
真的很高兴能有这样的一次机会。
参考文献
【1】康华光，邹寿彬，秦臻．电子技术基础（数字部分）（第五版）．高等教育出版社，2006
【2】杨碧石．电子技术实训教程．电子工业出版社，2005
附录A串行通信总电路
附录B串行通信总电路
升级会员 