4啊Hi鬆列
i'-j-'KMOS
蘇列
M（）N"HCT瓶列
2.1
17
4J
■N
<1.5
IMI5
0.1
ill
h*山■崔/mA
如
•（M
4.51
-4
*4
16
K
H.51
1
■1
vnil.1BA
2
1
3+5
3.5
2
1I.N
L5
1
II.N
InTml1入
211
IlJ
ILI
IM
1叫・的為
-1.41
A4
-IMxKP
AlxH1
6.当ij时，必有两个最小项之和rnij+mj0。
（X）
7.CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。
（X）
8.逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的
（V）
9.用数据分配器加上门电路可以实现任意的逻辑函数。
（V）
10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。
（V）
11.关于函数FTCBCDABgC，下列说法中正确的有B。
A.不存在冒险；
B.存在静态逻辑冒险，需要加冗余项Abd和acd进行消除；
C.存在静态功能冒险，需要加冗余项Abd和ACD进行消除；
D.当输入ABCD从0001—0100变化时存在静态逻辑冒险。
12.逻辑函数F=AeB和G=AOB满足关系D。
A.FGB.FG0
C.FgG1
D.FGe0
13.若逻辑函数F（A,B,C）
m（1,2,3,6）,
G（A,B,C）m（0,2,3,4,5,7）,贝U
F?
GA。
A.m2m3B.1
C.AB
D.AB
14.若干个具有三态输出的电路输出端接到一点工作时，必须保
证B。
A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。
B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。
C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。
D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。
15.可以用来传输连续变化的模拟信号的电路是__D
A.三态输出的门电路。
；B.漏极开路的CMOST电路；
C.ECL门电路；D.CMOS传输门
16.逻辑表达式F[（ABC）DE]B的对偶式为_B。
CF（AB）CDEB
D.
F[（ABC）DE]B
17.下列说法中正确的是D
。
A.三态门的输出端可以直接并联，实现线或逻辑功能
B.OC门的输出端可以直接并联，实现线或逻辑功能。
C.0D门的输出端可以直接并联，实现线或逻辑功能
D.ECL门的输出端可以直接并联，实现线或逻辑功能。
18.某集成电路芯片，查手册知其最大输出低电平UOLma=0.5V，最大输入低电平ULmax=0.8V,最小输出高电平U0Hmi=2.7V，最小输入高电平Smin=2.0V，则其低电平噪声容限UNl和高电平噪声容限UNh分别是C。
A.1.5V、2.2VB.2.2V、1.2VC.0.3V、0.7VD.1.9V、1.5V
19•下列说法中不属于组合电路的特点的是_C—
A.组合电路由逻辑门构成；
B.组合电路不含记忆存储单元；
C.组合电路的输出到输入有反馈回路;
D.
任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关20•在图1-1的CMOS门电路中，输出为高电平的有_D—。
图1-1
答案汇总:
1
2
3
4
5
6
7
8
9
10
X
X
V
V
X
X
X
V
V
V
11
12
13
14
15
16
17
18
19
20
B
D
A
:
B
D
B
D
C
\C
D
二、（共12分）器件的部电路如图2-1所示，A，B为输入，F为输出。
（1），写出L、M、N、0、F点与输入A、B间的相对逻辑关系表达式。
（2），画出该器件的符号。
解：
（1）L=ABM=CD
图2-1
（2）
（2分）
三、（10分）请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电路（输入变量为ABCD且提供反变量）：
（1）根据功能需求完成表3-1真值表的填写；
（2）并写出该函数的标准与或表达式（使用；F形式）；
（3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式；
（4）用或非门实现该函数，画出逻辑图。
表3-1
输入
ABCD
HF
图3-1
解：
真值表（2分）
输入
输出
ABCD
F
0000
1
0001
0
0010
0
0011
0
0100
1
0101
0
0110
0
0111
0
1000
1
1001
0
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
（10,11,12,13,14,15）（2分）
Fm（0,4,8）
FDC（2分）
（2分）
四、（10分）请用代数法化简函数FABAB（ABDCDEeF）为最简
与或表达式，画出实现此逻辑函数的最简CMO电路
解：
FAB__A__（ABDCDEeF）
ABABAB（ABDCDEeF）
BAB
ABAB
（化简8分，图2分）
五、（10分）TTL门构成的电路如图5-1所示，请给电阻Rl选择合适的阻值。
已知0C门输出管截止时的漏电流为Ioh=200卩A,0C门输出管导通时允许的最大负载电流为IOLmax=16mA;负载门的低电平输入电流为liL=1mA，高电平
Vcc'=5V，要求OC门的输出高电平Voha3.0V,
（5分/个）
六、（20分）求函数F=（A+B（B+C（A+C的标准与或表达式，并分别用译码器74LS138（输出低电平有效，功能表见6-1）、数据选择器75LS153（功能表见6-2）、数据分配器74LS155（功能表见6-3）和最少的门电路实现此函数
（输入不提供反变量，在图6-1所给的符号图上完成）
表6-374LS155功能表
1ST
A1
A0
1F0
1F1
1F2
1F3
0
1
1
1
1
1
0
0
1D
1
1
1
1
0
1
1
1D
1
1
1
1
0
1
1
1D
1
1
1
1
1
1
1
2ST
A1
A
2F0
2FT
2F2
2FT
1
1
1
1
1
0
0
「0
2D
1
1
1
0
0
1
1
2D
1
1
0
1
0
1
1
2D
1
0
1
1
1
1
1
2D
i
1
1i
J]J
74LS138
Y3Y4Y5y6y7
EN
A
AA2&SaSBSC
\
CBA
*IFo*IF11F21F32F02F12F22F3
74LS155
AA1"1ST1d2ST2D
图6-1
解:
F=（A+B）（B+C）（A+C）
=ABCABCABCABC
=Em（3,5,6,7）（2分）
（18分）
七、（10分）逻辑函数F（A,B,C,D）ABDACDABCD。
已知该函数的约束条
件为ABCABCD0,
（1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或表达式；
（2）将逻辑函数及约束条件填入图7-2,利用卡诺图简化为最简与或非表达式。
解：
（1）
00
汪
A
d
0
q
0
0
0
0
0
0
1
r
1
0
0
00
01
11
10
01
11
10
（2分）
FADBCD（3分）
（2）
00
1
（—
0
1
01
0
0
FI
11
0
片■_
0
0
0
10
1
1
〔oj
L
0
J
\AB
cD、oo011110
（2分）
FABACD（3分）
八、（8分）由四位数码比较器7485（功能表见表8-1）和四位加法器74283构成的电路如图8-1所示，若输入为2421BC［码，
（1）在真值表8-2中完成输出的填写；
（2）说明该电路完成什么编码的转换。
表8-17485的功能表
比较
输人
级联输入
输出
a3b3
a?
b2
a1b1
aobo
G'S'E'
A>B
AA=B
a3>b3
1
0
0
a30
1
0
已3=匕3
a2>b2
1
0
0
已3=匕3
已2<»2
0
1
0
已3=»3
已2=»2
a1>b1
1
0
0
a3=b3
已2=»2
a10
1
0
已3=»3
已2=»2
a1=b〔
ao>tb
1
0
0
已3=»3
已2=»2
a1=b〔
ao0
1
0
a3=b3
a2=b2
a1=b1
ao=6
100
1
0
0
已3=»3
已2=»2
a1=b〔
a°=b）
010
0
1
0
已3=»3
已2=»2
a1=b〔
ao=b）
001
0
0
1
a3=b3
已2=»2
a1=b〔
ao=tb
1
0
0
1
a3=b3
已2=»2
a1=b〔
ao=B
110
0
0
0
a3=b3
已2=»2
a1=b〔
ao=B
000
1
1
0
表8-2
十进
2421BCD码
8421BCD码
制数
I3I2I110
Y3Y2YY0
0
0000
1
0001
2
0010
3
0011
4
0100
5
1011
6
1100
7
1101
8
1110
9
1111
I-
I
Ao
C3
13
6COMP
13
r3
I2
a2
12
A2
11
a1
I1—
A1
I0
a0
A0
A>B
3
0
>
1
一A=B
2
0
<
A1
B3
0—
b3
0——
B2
0
1
b2
0——
B1
0
S
B0
0
b0
II
C-1
丫3
丫2YlYo
图8-1
解：
（1）（5分）
十进
2421BCD码
8421BCD码
制数
I3I2I1I0
Y3Y2YY0
0
0000
0000
1
0001
0001
2
0010
0010
3
0011
0011
4
0100
0100
5
1011
0101
6
1100
0110
7
1101
0111
8
1110
1000
9
1111
1001
升级会员 