电子科大微机原理新教材14章习题答案.docx
《电子科大微机原理新教材14章习题答案.docx》由会员分享，可在线阅读，更多相关《电子科大微机原理新教材14章习题答案.docx（38页珍藏版）》请在冰点文库上搜索。
电子科大微机原理新教材14章习题答案
“微处理器系统原理与嵌入式系统设计”第一章习题解答
1.1什么是程序存储式计算机？
程序存储式计算机指采用存储程序原理工作的计算机。
存储程序原理又称“冯·诺依曼原理”，其核心思想包括：
●程序由指令组成，并和数据一起存放在存储器中；
●计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中读出来，自动完成由程序所描述的处理工作。
1.2通用计算机的几个主要部件是什么？
●主机（CPU、主板、内存）；
●外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）；
1.3以集成电路级别而言，计算机系统的三个主要组成部分是什么？
中央处理器、存储器芯片、总线接口芯片
1.4阐述摩尔定律。
每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。
1.5讨论：
摩尔定律有什么限制，可以使用哪些方式克服这些限制？
摩尔定律还会持续多久？
在摩尔定律之后电路将如何演化？
摩尔定律不能逾越的四个鸿沟：
基本大小的限制、散热、电流泄露、热噪。
具体问题如：
晶体管体积继续缩小的物理极限，高主频导致的高温……
解决办法：
采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多内核……
（为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。
用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。
一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。
业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。
）
1.6试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与相互影响。
计算机系统结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。
例如：
确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容。
同一计算机制造商提供的不同系列的计算机通常采用不同的结构，而同系列的计算机则具有相同的结构和不同的组织，因此同一系列的不同型号计算机价格和性能特点也不相同。
如某系列机都支持相同的指令系统，但其中的低档机可采用顺序方式对指令进行分析、处理，而高档机则可采用流水或其它并行处理方式；或某系列机都支持相同的数据形式（如16/32位的定点数、32/64/128位的浮点数），但其中的低档机可采用采用较窄的数据通路宽度（8位或16位），而高档机则可采用较宽的数据通路宽度（32位）。
另一方面，显然计算机现阶段能达到的实现技术会直接制约其可采用的系统结构和组成方法。
1.7区分微处理器的关键特征是什么？
微处理器可通过以下两个基本特征来区分：
●字长：
表示CPU一次传送或处理数据的最大二进制位数。
通常与CPU的数据总线宽度、寄存器宽度以及ALU宽度一致。
●主频：
通常以MHz表示，决定CPU内的最小时钟速率，从而决定处理器每秒可执行的指令数目。
1.8某测试程序在一个40MHz处理器上运行，其目标代码有100000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。
指令类型
指令计数
时钟周期计数
整数算术
45000
1
数据传送
32000
2
浮点数
15000
2
控制传送
8000
2
1.CyclesPerInstruction（CPI）
=（45000/100000）*1+（32000/100000）*2+（15000/100000）*2+（8000/100000）*2
=0.45*1+0.32*2+0.15*2+0.08*2=1.55
2.MillionInstructionsPerSecond（MIPS）
=40/1.55=25.8
3.执行时间T
=（100000*1.55）*（1/（40*106））=15.5/4*10-3=3.875*10-3s=3.875ms
1.9存储器分层结构是如何提高性能的？
常用的存储设备或技术有很多，通常来说速度越快则每位价格越高。
因此现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织起来，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。
多层次存储系统要达到的目标是：
整个存储系统速度接近M1（最靠近CPU的存储层）而价格和容量接近Mn（最远离CPU的存储层）。
这就要求越靠近CPU的存储设备速度越快，当然每位价格也就越高，容量也就越小。
由于绝大多数程序访问具有局部性原理，因此可以把近期CPU需要使用的程序和数据放在尽可能靠近CPU的存储器中。
CPU访问存储器时，首先是访问M1，若M1“命中”则直接存取，若M1“失效”则将M2中包含所需数据的块或页调入M1；若在M2中也找不到，就访问M3，依此类推。
这样CPU对存储器的大部分访问操作都可以针对速度较快的存储层完成，整个系统的性能也就得到了提高。
1.10说明RISC架构与CISC架构之间的区别。
RISC
CISC
设计重点
降低指令执行的硬件复杂度，但对编译器有更高的要求
侧重指令执行的硬件功能性，控制器的硬件设计复杂
指令集
指令种类少，长度固定，且执行简单，可在单时钟周期完成
指令复杂，长度通常不固定，执行也需要多个周期
流水线
指令处理过程可被拆分成能够被流水线并行执行的规则步骤
指令执行通常需要调用微程序
寄存器
有更多的通用寄存器
专用寄存器较多。
load-store结构
为避免耗时的访存操作，把访存与数据处理分开。
处理器能够直接处理内存中的数据。
RISC,CISC的一些看法误区：
●RISC指令都是简单指令
LDREQR0,[R1,R2,LSR#16]!
指令的强大，一般的CISC处理器望尘莫及。
RISC的“简单”是指指令集的执行时间、指令长度、指令格式整齐划一。
●CISC的复杂指令速度慢、执行效率很低
现代CISC处理器具有非常长的流水线（PIII采用了25级的流水线），执行速度快。
但老的CPU执行速度可能较慢。
但RISC不管是老的CPU，还是新的CPU，指令执行时间都是相同的，不需要在对指令执行作出优化。
●RISC处理器比CISC处理器需要更多的寄存器
这不是一个需求问题，而是一个实现问题。
所以有的CISC寄存器与RISC相当。
一般情况RISC需要比较多的寄存器。
●RISC都有流水线
ARM2没有采用流水线。
“微处理器系统原理与嵌入式系统设计”第二章习题解答
2.3假如想从一个字节中分离出中间4位，而其他位设为0，那么必须使用什么运算和什么掩码？
假如想把一个字节的中间4取反而其他位不变呢？
①分离中间四位：
用与运算，掩码为00111100
②取反中间四位：
用异或运算，掩码为00111100
2.4通常使用逻辑运算代替数值运算是非常方便的。
例如，逻辑运算AND将两个位组合的方法同乘法运算一样。
哪一种逻辑运算和两个位的加法几乎相同？
这样情况下会导致什么错误发生？
逻辑运算OR和两个位的加法几乎相同。
问题在于多个bit的乘或加运算无法用AND或OR运算替代，因为逻辑运算没有相应的进位机制。
2.5将ASCII码中的小写字母变为大写字母，需要使用什么逻辑运算和什么掩码？
大写字母变小写字母呢？
ASCII码中小写字母编码为41H~5AH，大写字母编码为61H~7AH，因此：
将小写字母与掩码20H进行OR操作即可转变为大写字母（将bit5置1），将大写字母与掩码0DFH进行AND操作即可转变为小写字母（将bit5清0）。
2.6一个字节位串循环右移3位等价于循环左移多少位？
字节位串循环右移3位等价于循环左移5位。
2.7举例说明计算机体系结构、计算机组成和计算机实现之间的关系。
计算机体系结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。
例如：
确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容；
存储器编址方式的确定属于计算机体系结构的内容，而是否应采用多体交叉结构则属于计算机组成原理的内容，存储器的底层物理器件及微组装技术则属于计算机实现的内容。
2.8如果每个数字采用每字节一个ASCII码的模式编码，那么3个字节可以表示的最大数字值是多少？
如果采用二进制编码呢？
每个数字采用每字节一个ASCII码的模式即为非压缩BCD码，其表示的最大数字值为十进制的999；采用二进制编码时3个字节可以表示的最大的数字值为十进制的224-1。
2.9假设一台数码相机的存储容量是256MB，如果每个像素需要3个字节的存储空间，而且一张照片包括每行1024个像素和每列1024个像素，那么这台数码相机可以存放多少张照片？
每张照片所需空间为：
1024*1024*3=3MB
则256M可存照片数为：
256MB/3MB≈85张。
2.10采用ASCII编码，每页3500个字符，则存储一本400页的小说需要多少字节的存储空间？
如果用Unicode则需要多少字节的存储空间？
ASCII码长为8bit，计算机中以1个字节存储，则这本小说需要占用的存储空间为：
1字节/字符*3500字符/页*400页=1400KB；
而Unicode码长为16bit，计算机中以2个字节存储，则这本小说需要占用的存储空间为：
2字节/字符*3500字符/页*400页=2800KB。
2.11一本以ASCII码编码的300页的小说，按57.6Kbps的速率需要传输多长时间？
T=8bit/字符*3500字符/页*300页/57.6Kbps≈146秒
2.12一个存储器的容量为4MB，每个单元可以存放一个字节，那么其最大地址的十六进制表示是什么？
因为4MB=222，所以若存储单元从00000H开始编址，则其最大地址为3FFFFFH。
2.13简述“cache-主存”层次与“主存-辅存”层次的不同。
Cache-主存
主存-辅存
目的
为了弥补主存速度的不足
为了弥补主存容量的不足
存储管理实现
全部由专用硬件实现
主要由软件实现
典型的块
几十个字节
几百到几千个字节
CPU对第二级的访问
可直接访问
均通过第一级
2.14什么叫总线和总线操作？
一次总线的信息传送过程大致可以分为哪4个阶段？
总线指计算机各功能部件之间传送信息的公共信息传送线路；
总线操作指计算机系统中通过总线进行信息交换的过程；
一次总线信息传送过程大致包括总线请求及仲裁、寻址、传输、结束等四个阶段。
2.15什么叫总线周期、时钟周期、指令周期？
它们之间一般有什么关系？
总线周期指CPU通过总线与内存或I//O端口完成一次信息传送的时间，如存储器读周期、存储器写周期、I/O读周期、I/O写周期、中断响应周期等等；
时钟周期指计算机系统中最小的基本时间分段；
指令周期指读取并执行一条指令所需的时间；
它们之间的关系是：
时钟周期由计算机主频决定，总线周期和指令周期一般由多个时钟周期组成，但一个指令周期可能包括零个或多个总线周期。
2.16.同步总线有哪些优缺点？
主要用在什么场合？
同步总线依靠同一的时钟来确定时序控制。
优点：
电路设计简单，总线带宽大，数据传输速度快，成本低。
缺点：
时钟以最慢速设备为准，高速设备性能将受到影响；不能用于长距离连接。
主要用于近距离、能提供相同时钟源的各种操作。
适用于设备类型少且距离较近高速运行的系统。
2.17.异步总线怎样实现总线联络？
它有哪些优缺点？
异步总线依靠传送双方相互制约的握手信号来实现定时控制，以确定下一步操作。
优点：
全互锁方式可靠性高，适应性强，传输距离长。
缺点：
比同步效率低，握手控制电路复杂，交互的网络过程会影响系统工作速度，且速度难以提高。
2.20某系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。
若总线的时钟频率为8.33MHz，则总线的带宽为多少MBps？
总线带宽=
2.21什么情况下需要总线判决？
总线判决的目的何在？
常见的判决方法有哪些？
各有什么特点？
当多个主设备同时提出总线请求时需要总线判决。
总线判决的目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。
按控制机制设置的不同，分为：
①集中式（主从式）仲裁：
采用专门的控制器或仲裁器，总线控制器或仲裁器可以是独立的模块或集成的CPU。
协议简单而有效，但总体系统性能较低。
②分布式（对等式）仲裁：
控制逻辑分散在连接与总线上的各个部件或设备中。
总线协议复杂且昂贵，但可换来CPU和总线的高效使用。
按仲裁机制不同，分为：
1串行仲裁：
各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上位置决定，具有较好的灵活性和可扩充性。
主控模块数目多时，总线请求相应的速度较慢。
2并行仲裁：
各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定。
总线请求响应得速度快，扩充性较差。
3混合仲裁：
串并行结合，既有较好的灵活性和可扩充性，又可容纳较多设备，且响应速度较快。
2.22什么叫“总线冲突”？
总线冲突的后果因驱动器是OC/OD门和三态门有什么不同？
总线冲突指总线上信号电平发生冲突，当多个设备同时向总线发送信号时可能发生，并烧毁总线器件。
OC/OD门和三态门都可以在一定程度上避免总线冲突。
三态门主要用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号中只允许有一个为有效电平，由于三态门的输出时推拉式的低阻抗，所以开关速度比OC/OD门快，常用三态门作为总线输出缓冲器。
2.23在三线菊花链总线判决系统中，假如总线时钟周期为l00ns，每个主控模块的平均传输延时为30ns，试问总线上最多能连几个主控模块？
总线上最多能连4个主控模块。
因为在一个总线时钟周期100ns内，可以通过3个模块到达第4个模块：
2.24如果习题2.23中的总线系统实际连了12个平均传输延时为25ns的主控模块，那么总线操作频率最高能允许为多少？
总线最高频率f≤1/（11*25ns）=1/275ns=36KHz。
2.25总线握手的作用是什么？
常见的握手协定有哪几种？
它们各有什么优缺点？
总线握手技术主要是作用是在主模块取得总线占有权后，控制总线周期中数据传送的开始和结束，以实现主从模块间的协调和配合，确保数据传送的可靠性。
常见的总线握手协定有同步总线协定、异步总线协定、半同步总线协定等。
（1）同步总线协定指系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。
同步总线协定是最简单易行的一种握手技术，因为没有多余的动作，比较适合于高速运行的系统；但若系统中设备工作速度差异大，为照顾慢速设备，系统的总体效率将会降低。
（2）异步总线协定指系统靠传送双方互相制约的握手信号来实现定时控制。
异步总线协定下设备之间采用一问一答的方式进行联络和协调工作，能够保证两个工作速度相差很大的部件或设备间可靠地进行信息交换；但设备间不断的问/答联络将导致信息传送的速度变慢，信号的互锁也将增加硬件的复杂性。
（3）半同步总线协定综合了同步总线协定和异步总线协定的特点。
系统在收发双方速度基本匹配的情况下由时钟信号进行同步；当收发双方速度差异较大的情况下，系统可使用握手联络信号。
采用半同步协定的总线对快速外设就来说相当于同步总线，对慢速外设又相当于异步总线，因此兼有同步总线的速度和异步总线的适应性。
2.26总线握手协定与微处理器的读写特点有无联系和区别？
两者是否必须一致？
试举例说明。
总线握手协定可能会针对多种微处理器或者同一系统中的多个微处理器，因此一般会更通用和完善；而微处理器的读写规则一般可根据性能自行订制。
两者可以不一致，这时就需要接口电路进行隔离和转换。
2.27接口电路的输入需要用缓冲器，而输出要用锁存器。
为什么？
当总线上挂接的器件超过负载限额时，会引起脉冲沿变坏，产生传输错误。
为最大程度减轻总线负载和减小总线冲突，接口通常使用驱动器（输出端）和缓冲器（输入端）来实现设备与总线的隔离：
在输出端增强驱动能力，在输入端减轻负载。
驱动器和缓冲器实际上是同类器件，其主要特点是有较高的噪声容限、扇出能力大，并且引入延时可忽略。
2.28CPU与I/O设备之间的数据传送有哪几种方式？
每种工作方式的特点是什么？
各适用于什么场合？
①无条件控制（同步控制）：
特点：
方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。
适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪状态。
②条件控制（查询控制）：
特点：
CPU主动，外设被动，执行I/O操作时CPU总要县查询外设状态；若传输条件不满足时，CPU等待直到条件满足。
解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。
适用于CPU不太忙，传送速度不高的场合。
③中断方式：
特点：
CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。
CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断点（占用存储空间，降低速度）。
适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。
④DMA控制：
特点：
数据不通过CPU，而由DMAC直接完成存储单元或I/O端口之间的数据传送。
接口电路复杂，硬件开销大，大批量数据传送速度极快。
适用于存储器与存储器之间，存储器与外设之间的大批量数据传送的场合。
2.29在微机与外设的几种输入/输出方式中，便于CPU处理随机事件和提高工作效率的I/O方式是哪一种？
数据传输速率最快的是哪一种？
便于CPU处理随机事件和提高工作效率的是中断方式，数据传输速率最快的是DMA控制方式。
2.30设在一个异步串行通信中，传送的8bit数据为14H，另外包括1位起始位，1位偶校验位，2位停止位，波特率为2400。
试画出该异步串行通信的波形示意图，并标注出各控制位、数据位。
停
止
位
偶校
验
D7
D6
D5
D4
D3
D2
D1
D0
起
始
位
1
1
0
0
0
0
1
0
1
0
0
0
1/2400s
注：
此题假设起始位为“0”，数据从低位开始传送。
也可假设起始位为“1”，或数据从高位开始传送。
2.31已知异步串行通信的帧信息为0110010101，其中包括起始位1位、停止位l位、7位ASCII码数据位和1位校验位。
此时传送的字符是什么，采用的是哪种校验方式，校验位是什么。
根据帧信息可知该传输起始位为“0”，停止位为“1”，校验位为“0”说明采用偶校验；
假设数据从高位开始传送，则该数据为“1100101”，，可见此时传送的字符为“e”；
假设数据从低位开始传送，则该数据为“1010011”，可见此时传送的字符为“S”。
“微处理器系统原理与嵌入式系统设计”第三章习题解答
3.1什么是冯·诺伊曼计算机结构？
其运行的基本原理如何？
冯.诺依曼计算机由运算器、控制器、存储器、输入设备和输出设备构成，采用二进制表示信息，以存储器为中心，按存储程序原理工作。
存储程序原理指编好的程序首先放入存储器，开始工作后，由控制器自动、高速依次从存储器中取出指令并执行。
3.2.微处理器的体系结构可以分为几种？
试分别说明各种体系结构的优缺点。
类型
优点
缺点
随机逻辑
针对指令硬件做了专门的优化，所用的逻辑门数少，制造费用低。
指令集设计与硬件电路设计紧密相关，设计过程复杂，难以实现复杂指令，设计难以重用。
微码体系结构
相比于硬件，微代码不容易出错，建立微代码比较省时，改动微代码更为容易，CPU版本升级简单。
微代码的开销大于硬件实现，微控制必须要比CPU运行速度更高。
流水线体系结构
并行的执行不同指令的不同阶段，提高了指令的吞吐率，增强了处理器性能。
处理器设计较为困难，在设计中需要解决数多种冲突问题
超标量体系结构
实现了真正的并行执行，让MIPS可以大于时钟频率。
更多的硬件资源，设计极其复杂
3.3高级编程语言、汇编语言以及机器语言之间有哪些不同？
机器语言是直接用二进制代码表达的计算机语言。
指令用“0”和“1”组成，并分成若干段，各段的编码表示不同的含义。
机器语言面向硬件，是唯一可以由硬件直接执行的语言。
汇编语言采用符号代替机器语言中的二进制码：
用助记符（Mnemonic）代替操作码，用地址符号（Symbol）或标号（Label）代替地址码。
汇编语言与机器语言一一对应，因此不具有移植性，但更易于读写和理解。
汇编语言源程序需要汇编成机器语言才能交给硬件执行。
高级编程语言语法和结构更类似普通英文，且由于远离对硬件的直接操作，因此移植性较好。
高级语言源程序需要编译（或解释）成机器语言才能交给硬件执行。
3.5什么是计算功能指令、数据传输指令以及控制流程指令？
计算功能指令：
对数据进行处理完成算术运算或逻辑运算等的指令。
数据传输指令：
负责把数据、地址或立即数传送到寄存器、I/O端口或存储单元中，或者反方向传送的指令。
控制流程指令：
用来控制程序执行流程的指令，有测试、转移、跳转等子类。
3.6解释跳转、分支、调用以及中断所需进行的操作。
跳转：
根据“跳转”指令指计算目的地址，修改程序指针。
分支：
根据“分支”指令判断执行条件，计算跳转地址，修改程序指针。
调用：
保存断点，根据“调用”指令计算子程序入口地址，修改程序指针，执行完毕后恢复断点。
中断：
保护断点及现场，查找中断向量表以确定中断程序入口地址，修改程序指针，执行完毕后恢复现场及断点。
3.7固定长度指令编码有什么优缺点？
可以简化硬件设计、减小指令译码的时间，但指令编码的效率不高，信息冗余度大，可扩展性差。
3.8在处理器工作频率、CPI和处理器性能方面，哪些因素会增加流水线深度？
时钟周期越小，则要求组合电路的延迟越小，流水线级数越多，但过多的流水线无助于处理器工作频率的提高。
CPI越大，为了提高运算效率则流水级数需求越多。
处理器性能和流水线级数是一个动态平衡的关系，需要具体在设计流水线的同时考虑冲突。
3.9一个时钟频率为2.5GHz的非流水式处理器，其平均CPI是4。
此处理器的升级版本引入了5级流水。
然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2GHz。
（1）对一典型程序，新版所实现的加速比是多少？
（2）新、旧两版处理器的MIPS各是多少？
（1）对于一个有N条指令的程序来说：
非流水式处理器的总
升级会员 