数字频率计课程设计.docx
《数字频率计课程设计.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计.docx（22页珍藏版）》请在冰点文库上搜索。
数字频率计课程设计
课程设计任务书
学生姓名：
覃朝光专业班级：
通信1103
指导教师：
工作单位：
信息工程学院
题目:
数字频率计的设计与实现
初始条件：
本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。
用数码管显示频率计数值。
要求完成的主要任务:
（包括课程设计工作量及技术要求，以及说明书撰写等具体要求）
1、课程设计工作量：
1周。
2、技术要求：
1）设计一个频率计。
要求用4位7段数码管显示待测频率，格式为0000Hz。
2）测量频率范围：
10~9999Hz。
3）测量信号类型：
正弦波、方波和三角波。
4）测量信号幅值：
0.5~5V。
5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。
6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：
1、2013年5月17日，布置课设具体实施计划与课程设计报告格式的要求说明。
2、2013年6月18日至2013年6月22日，方案选择和电路设计。
3、2013年6月22日至2013年7月1日，电路调试和设计说明书撰写。
4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。
指导教师签名：
年月日
系主任（或责任教师）签名：
年月日
数字频率计设计
摘要
数字频率计是一种用十进制数字，显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，显示直观，所以经常要用到数字频率计。
频率测量中直接测量的数字频率计主要由四个部分构成：
时基（T）电路、输入电路、计数显示电路以及控制电路。
在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成方波信号，加到与非门的另一个输入端上.该与非门起到主阀门的作用,在与非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭,无信号进入计数器;控制信号为高电频时,阀门开启整形后的信号进入计数器,若阀门控制信号取1s,则在阀门时间1s内计数器得到的脉冲数N就是被测信号的频率.
在普通的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。
正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。
本课程次设计是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。
在设计过程中，所有电路仿真均基于Mulstisim仿真软件。
关键词：
周期；频率；时基电路;锁存器;计数器;数码管;
1电路的设计思路与原理
1.1电路设计方案的选择
根据课程设计任务书中的要求，及我们对频率计数器的了解，大致可以设计出以下三种方案。
1.1.1方案一：
利用单片机制作频率计
如图1所示，此方案是采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。
图1.1-1方案一框架图
1.1.2方案二：
利用锁存器与计数器制作频率计
图2是利用锁存器和计数器设计的数字频率计的组成框图，其基本原理是被测信号首先经放大电路、整形电路后，它的幅值改变了但它的频率没有改变，所以能得到计数器所要求的脉冲信号。
时钟电路产生时间基准信号，分频后控制计数与保持状态。
当其高电平时，计数器计数；低电平时，计数器处于保持状态，数据送入锁存器进行锁存显示。
然后对计数器清零，准备下一次计数。
图1.1-2方案二框架图
1.1.3方案三：
利用定时电路与计数器制作频率计
如图3所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器，变成矩形波信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，计数时1S内，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s至1.25S闸门关闭，停止计数,所得的数字N就是其频率.
图1.1-3方案三框架图
1.1.4方案确定
方案一整个系统非常精简，而且具有灵活的现场可更改性。
但采用这种方案相对设计复杂度将会大大提高，并且采用单片机系统成本也会大大提高。
有了单片机，虽然可以通过编写一段适当的程序就可以得到结果，但到目前为止我们还没有正式地接触单片机的知识。
此方案不能起到巩固所学知识的作用。
方案二所用的原理虽说都是我们在模电和数电中学到，但它的设计原理很复杂。
用protues软件虽然可以仿真出正确的结果，但到现实中进行购买元器件、电路的调试时就会很复杂，并且所需精力和财力也比较多，所以不宜采用。
方案三所选的单元电路都是我们在模电和数电课上学到的知识，并且这些单元电路很常用，也很便宜，所以易于购买。
它的整体结构也简单，便于组装和调试，也容易出结果，并且能巩固我们所学的知识。
综合以上的三种频率计的设计方案，通过考虑设计方案设计复杂程度、调试难易程度及所用的元器件的价格等几个方面，得出：
应选用方案三。
1.2原理及技术指标
交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。
用数学模型可表示为：
f=
式中f为频率。
N为电振动次数或脉冲数。
T为产生N次电振动或脉冲所需要的时间。
第一步把各种被测信号通过放大整形电路，使其成为规矩的数字信号实现频率测量的另一必备环节是时基电路。
时基电路就是产生时间标准信号的电路装置。
通常要求精确稳定，所以采用1MHz或5MHz石英晶体振荡器做成标准时间信号发生器。
一般计数器则采用十位计数器，N进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。
图1.2-1数字频率计系统原理方框图
逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使
图1.2-2逻辑控制电路
计数器显示的数字停留一段时间，以便观测和读取数据。
简而言之，控制电路就是通过循环打开主控门计数，关上主控门显示，然后清零，这个过程来完成频率的计数。
控制电路如图2.1.b所示.
1.3单元电路设计及参数计算
1.3.1时基电路
用于获得稳定的时间基准信号，以此来控制主控门的开启时间，电路见图3.1.
图1.3-1时基电路
时基电路的作用是产生一个标准时间信号（高电平持续时间是1s），由定时器555构成的多谐震荡器产生（当标准时间的精度要求较高时，应通过晶体震荡器分频获得）。
若震荡器的频率
，其中
。
由公式
和
，可计算出电阻R1、R2及电容C的值。
若取电容C=10uF，则
kΩ取标称值36kΩ
kΩ 取
=47kΩ，RP=100kΩ
1.3.2放大整形电路
由于输入的信号可以是正弦波，方波，三角波。
而后面的闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成方波。
对信号的放大功能由集成放大器来实现，对信号整形的功能由555构成的施密特触发器来实现。
施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。
为保证测量精度，在整形电路的输入端加一前置放大器。
对幅值较低的被测信号经放大后再送入整形器整形。
如图3.2.2为放大整形电路原理图。
此电路采用集成运算放大器LM258为放大器，可对周期信号进行放大再传入整形器中对信号进行整形。
1.3-2放大整形电路
1.3.3逻辑控制电路
控制电路需要控制几个模块。
包括计数电路，锁存电路，和译码显示电路。
通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定.辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系。
本次设计采用74LS123N组成逻辑控制电路，先启动脉冲置成1，其余触发器置成0，此时时基电路传入脉冲，控制电路开始工作。
被测信号通过闸门进入计数电路，于是计数器译码器开始计数，记下所测信号频率值。
当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。
直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。
脉冲信号可由两个单稳态触发器74LS123N产生，它们的脉冲宽度由电路的时间常数决定。
由74LS123N的功能得出，当1
、触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端
可获得一负脉冲，其波形关系正好满足图2.2所示的波形Ⅳ和Ⅴ的要求，手动复位开关S按下时，计数器清零。
逻辑控制电路如图3.2所示：
逻辑控制电路图1.3-3
1.3.4计数器
为了提高计数速度，可采用同步计数器。
采用4个74LS90D二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。
计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。
其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。
当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的.由于频率计的测量范围1～9999Hz，因此采用十进制计数器74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。
被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。
数字频率计测周期基本原理如图3.3所示
1.3-4数字频率计测周期基本原理图
当被测信号的频率较低时，采用直接测频方法由量程误差一起的测量误差太大，为了提高测低频时的准确度，应先测周期
，然后计算
。
被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如
，则闸门打开的时间也为10ms，在此期间内，周期为
的标准脉冲通过闸门进入计数器计数。
若
。
则计数器记得的脉冲数
=10000个。
若以毫秒为单位，则显示器上的读数为10.000。
以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。
1.3.5锁存器
锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。
在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.
在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。
锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。
锁存器可以采用一般的8位并行输入寄存器。
此电路采用74LS273N锁存器，其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。
当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。
选用两个8位锁存器74LS273N可以完成上计数功能。
当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。
所以在计数期间内，计数器的输出不会送到译码显示器。
图1.3-5锁存器芯片
1.3.6译码电路
在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
采用七段共阳数码管显示,译码显示器的作用是把计数器产生的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示.图3.5
1.3-6数码管显示及其控制电路
2仿真结果及分析
2.1仿真总图
2.1-1仿真总图
2.2单个元电路仿真图
2.2-1进过放大电路放大后
2.2-2整形放大电路仿真图
由上图可知该电路基本实现功能
可以将正弦波整形为方波
并且能够保持其频率不变
2.2-3时基电路仿真图
由上图可知
可以读出t1=4.75X200=950ms约等于1s
t2=1.25X200=250ms等于0.25s
其总频率T=0.8s
所以可以认为该时基电路基本符合设计要求
2.2-4逻辑控制电路的仿真图
2.3测试结果
所有单元电路调制所需值,本此设计采用mulstisim1.0仿真运行.测信号经由三极管组成的放大器放大后，送到由555构成的施密特触发器的输入端进行整形，使之成为计数器所要求的脉冲信号。
由于放大电路的电源值为5V,所以输入信号比较大时，会出现线性失真，放大后的信号不会太大，超过5V。
当时基脉冲处于高电平时，闸门电路打开，计数器对输入的脉冲进行计数。
当输入信号频率为50HZ时所测得信号频率值如下图显示51,在误差范围之内,本次设计成功.
3测试的数据和理论计算的比较分析
测试得到多谐振荡器的输出为t1=1s，t2=0.25s，T=0.8s时，RV1=52K
理论值为RV1=50k时，T=0.8s，t1=1s，t2=0.25s，与理论值比较有点偏差，可能由于实际的电阻均达不到标准要求。
测试得到输入为1000HZ频率时，输出为996HZ，输入为500HZ时输出为498HZ，输入为10HZ时输出为10HZ，输入为5000HZ是输出为4977HZ。
由上数据可知，当输入数值较小时，其输出和输入标准值相差不大，且为偏小。
当输入较高频率时，则会有点误差。
但整体为偏小。
测试结果偏小可能是由于时基电路发生的波形t1没有达到1s，且为小于1s，但其偏差不大。
4制作与调试中出现的故障、原因及排除方法
4.1故障a
制作中放大整形电路不能将非方波的波形整形为方波
原因：
由于电路中的RV2没有调到一个较为合理的值，导致该施密特触发器的阈值电压较高或较低，使得该电路整形时将其波形一直识别为低电平或高电平,所以其输出波形为高电平或低电平而没有电平的跳变，所以可以导致最后输出没有波形或波形的频率改变。
排除方法：
调节RV2到一个比较适当的位置，使得该部分电路输出为方波且频率不改变，并且改变输入波形的形状，再看是否可行。
4.2故障b
接通电源后，数显管不显示
原因：
数显管为共阴数显管，而实际中共地端没有接或者接到了电源上。
排除方法：
将其共地端的引脚都接到地。
4.3故障c
控制开关不能清零
原因：
可能是由于开关接线错误。
也可能是由于74LS123输出的刷新频率太低导致开关一直处于被短路状态，所以开关不起作用，不能实现清零的功能。
排除方法：
首先检查开关处的接线是否正确，若不正确则将其接线改正，若接线正确，则用示波器测74LS123的输出，观测其波形是否为方波，测其波形频率是否为0.8HZ，且t1=1s，t2=0.25s，若不符合则调节RV1使其达到附和的值
4.4故障d
制作完成后一接通电源电路显示为乱码，且有的显示管不显示，在经过一段时间后，显示管显示为0000，但之后一直不改变。
原因：
可能是由于74LS273的清零端没有接好，导致74LS273的清零端的电平不可预测，可能，接通电源是其清零端为高电平不实现清零功能，且电路自启动状态不为0，当74LS273输出大于9时，则电路显示可能会出现不显示或显示异常的情况。
也有可能是由于74LS273的clock输入接到了74LS123的4脚（即U7A的反向输出端）导致clock输入不能触发74LS273的输出，而该电路自启动时不为0000的状态，所以当74LS273的输出大于9时，显示管则显示异常。
排除方法：
查看线路，看74LS273的清零端是否接的可靠，若不可靠可以重新再接一遍。
接好后，用万用表测量该点电位，若一直保持为高电平则可以认为该点接的可靠。
并且查看74LS273的clock保证其接在74LS123的13脚（74LS123的正输出）并且在上次结束之前将74LS273清零。
再次接通电源观察显示管的显示情况。
4.5故障e
数码显示一直显示为0000并且一直不改变。
原因：
可能是由于计数器没有正常工作，即有可能是由于U10D的与非门不能输出方波，即可能由于，555定时器输出方波不稳定或不为方波导致。
即由于U10D的与非门不能识别555定时器的输出导致。
排除方法：
用示波器查看555定时器的输出波形，若波形不稳定，则可能为干扰较大所致，可以由5端接0.01uf的电容，是该多谐振荡器抗干扰能力增强。
也可以在其输出后面接锁存器，使其能狗叫稳定的输出方波。
5心得体会
这次的课程设计都是我一个人独立完成，在成功做出作品时，感觉很有成就感。
整个过程中，我对555定时器，译码电路，计数器，寄存器，多谐振电路，单稳态触发器，斯密特触发器等有了很深的了解。
通过真正的应用的学习，我不仅体会到了知识的作用，更加深了我对数字电子的喜爱。
在设计过程中，作为一个设计者，最重要的还是耐心，因为不是每件作品都是即做即成的，都是经过不断地尝试和错误，并从错误中总结，才能更好的完成作品。
通过设计也达到了设计的目的，了解掌握了数字电子技术的知识并应用于实践。
培养了自己独立完成课题的能力与动手能力，并加强了对待事物严谨的态度。
最后我觉得我自己除了在数电知识方面的收获外，还学到了很多，比学习了仿真软件，提高了软件的自学能力。
并且在查阅资料时能够较有效率的得到自己想要的信息。
而这些不是能从书本上得到的，是靠在实践中逐渐积累的。
6元件清单
元件名称
参数
数量
电阻
10k
1
电阻
110k
1
电阻
36k
1
电容
10uF
1
电容
0.01nF
1
电容
7.5nF
1
555芯片
555_VIRTUAL
2
集成运放
LM258AD
1
单稳态触发器
SN74123
1
与非门
74S00D
1
计数器
74LS90D
4
寄存器
74LS273N
2
译码器
74LS48D
4
7位数码管
共阴极
4
7参考文献
[1]刘可文主编.《数字电子电路与逻辑设计》.第四版.高等教育出版社出版社.2006
[2]林涛主编.《数字电子技术基础》.清华大学出版社.2006
[3]董诗白主编.《模拟电子技术基础》.高等教育出版社.2006
[4]康光华主编.《电子技术基础.数字部分》.第四版.高等教育出版社.2000
[5]李哲英，《电子技术及其应用基础》（数字部分），高等教育出版社电子2003
[6]陈晓文主编.《电子线路课程设计》.电子工业出版社.2004
升级会员 