信号源的设计和制作毕业设计论文讲解.docx

信号源的设计和制作毕业设计论文讲解.docx

《信号源的设计和制作毕业设计论文讲解.docx》由会员分享，可在线阅读，更多相关《信号源的设计和制作毕业设计论文讲解.docx（30页珍藏版）》请在冰点文库上搜索。

信号源的设计和制作毕业设计论文讲解

信号源的设计和制作

学生：

卜凡指导教师：

钱俊

摘要：

本文介绍了信号发生器的基本原理以及工作流程，在电子信息技术领域，经常要用到一些信号作为测量基准信号或输入信号，也就是所谓的信号源。

信号源的好坏在很大程度上决定了系统的性能，因而常称之为电子系统的“心脏”。

随着电子技术的发展，对信号源的要求越来越高，要求其输出频率高达微波频段甚至更高，及频率分辨率达到m级Hz甚至更小，相应频点数更多，频率转换时间达到ns级，频谱纯度高，同时对频率的功耗、体积、重量等也有更高的要求。

要实现高性能的信号源，必须在技术手段上有新的突破。

针对以上对信号源高性能的要求，研究和制作一款频率和分辨率更高、转换时间更少、频谱纯度更高的信号发生器成为了人们广泛关注的焦点。

而基于DDS技术的产品，可以很好的达到上述各项性能的要求，为当今科技更好更快发展提供了有效的设备基础，正是在这样的背景下，高精度的信号发生器应运而生。

关键词：

信号发生器频率歩进占空比

Signalsourcedesignandproduction

Abstract:

Thisarticledescribesthebasicprinciplesandworkflowofthesignalgenerator,inthefieldofelectronicinformationtechnology,oftenusesomeofthesignalasameasurementofthereferencesignalorinputsignal,butalsotheso-calledsource.Thequalityofthesignalsourcetoalargeextentdeterminetheperformanceofthesystem,oftencalledthe"heart"oftheelectronicsystem.Withthedevelopmentofelectronictechnology,thesignalsourcetotheoutputfrequencyuptoevenhighermicrowavefrequencybandsandfrequencyresolutionofmHzorevensmaller,thecorrespondingfrequencypointsmorefrequencyswitchingtimeofthens-levelhighspectralpurity,frequencypower,volume,weight,havehigherrequirements.Toachievehigh-performancesignalsourcemustbeanewbreakthroughintechnologymeans.Theaboveperformancerequirementsofthesource,researchandproductionofafrequencyandahigherresolution,lessconversiontime,higherspectralpurityofthesignalgeneratorhasbecomethefocusofwidespreadconcern.DDStechnology-basedproductscanbegoodtoachievetheaboveperformancerequirementsoftoday'stechnologybetterandfasterdevelopmentofequipment,itisinthiscontext,high-precisionsignalgeneratorcameintobeing.

Keywords:

SignalgeneratorFrequencyofstepperDutycycle

.

6致谢……………………………………………………………………………………………..25

信号源的设计和制作

前言

本系统基于DDS工作原理并对累加器与地址存储器等加以优化，利用FPGA编程实现DDS硬件功能，实现了题目要求产生频率可调正弦波、占空比可调脉冲的设计目的。

以单片机（AT89S51）为核心，实现对波形、频率、脉冲占空比、幅度调整等的选择与连续控制。

同时，将设定的参数和相关信息通过LCD12864显示。

所设计的信号发生器由振荡电路、稳幅电路、正弦波调幅电路、电压比较电路、脉冲波调幅电路组成。

采用RC振荡方式产生振荡信号，通过二极管IN4148和运放TL082实现振荡信号稳幅，调幅之后输出正弦波信号，再经电压比较器和调幅电路实现脉冲波的占空比和幅度的变化。

采用了多级电阻和多级双联电位器实现频率的分段和步进。

信号发生器技术发展至今，引导技术潮流的仍是外国的几大仪器公司，如日本横河、Agilent、Tektronix等.美国的FLUKE公司的FLUKE-25型函数发生器是现有的测试仪器中最具多样性功能的几种仪器之一，它和频率计数器组合在一起，在任何条件下都可以给出很高的波形质量，能给出低失真的正弦波和三角波，还能给出过冲很小的方波，其最高频率可以达到5MHZ，最大输出幅度也达到10Vpp。

国内也有不少公司已经有类似的仪器。

如南京盛普仪器科技有限公司的SPF120DDS信号发生器，华高仪器生产的HG1600H型数字合成函数/任意波形信号发生器。

1方案论证

本系统需设计制作一个能产生正弦波及脉冲波的信号源。

其中要求信号频率在20HZ到20KHZ（可适当扩展到100KHZ）范围内实现程控步进可调，步长做到1HZ，脉冲波占空比在2%到98%间可实现步长为2%的程控调整，同时要求幅度可调，波形性能良好。

综合这些因素，可知本系统的核心在于波形的产生（包括频率与占空比的控制）及幅度的程控。

因此，方案考虑如下。

1.1波形产生

1.1.1正弦波产生

方案一：

采用函数发生器（如MAX038）产生波形，方法较为简便易行，但此方法产生的波步长进度较低且稳定度不高。

方案二：

采用锁相技术，通过VCO的频率锁定实现对波的步进及稳定性的高精度控制，但难以使输出频率范围达到要求，且硬件电路较为复杂不易调整，不适于产生低频信号。

方案三：

采用单片机控制查表实现，单片机既作为控制器，又作为信号发生器，节省了硬件开支，但为达到精度对单片机要求相对较高且存储空间较大。

方案四：

采用FPGA编程实现数字式频率合成（DDS），频率带宽较宽，频率转换时间较短，分辨率较高，可控性好。

综上考虑，我们采用了方案四，实现正弦波的产生及频率控制。

1.1.2方波产生

方案一：

采用硬件电路直接振荡产生（如555芯片电路），产生的波频率较为稳定，但步进调整十分复杂，不利于精确控制。

方案二：

采用先产生正弦波，后经比较起比较得到。

这样可以提高精度，但电路较复杂，成本高，调试不方便。

方案三：

采用FPGA直接计数分频得到，此法在保证范围满足要求时，使步进及占空比精度得到较大的提高，且实现要求所需硬件较低。

综上，采用方案三，达到产生脉冲波及其占空比控制的目的。

1.2幅度调整

方案一：

利用VCA810、AD603等程控放大芯片，搭建电路实现。

此法在步进调整时较为方便，易于控制，但调整精度不足。

方案二：

利用DAC0832或DAC0800等芯片实现控制要求。

电路连接较为方便，可调整度高，精度满足要求。

综合考虑，取用方案二。

2主要电路设计与计算

2.1系统原理总图

图2.1-1系统原理总图

2.2直接数字合成（DDS）

直接数字合成（DirectDigitalSynthesis、DDS）是一种新的频率合成技术和信号产生的方法。

直接数字频率合成器（DDS）具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。

此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。

因此这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设备中频率源的首选器件。

例如ANALOGDEVICES公司的AD9850

就是一个可以工作在125MHz时频率的，具有10bitDAC的DDS芯片。

AD9854是一个可以工作在300MHz时钟频率,具有I/Q两路12bitDACDDS芯片。

当今通信系统迅速发展，软件无线电成为很热门的话题，DDS在这些系统中都成为很重要的一门技术。

有兴趣的同学可以参考上面提到的两款芯片资料，了解当今DDS系统。

2.2.1DDS的基本原理

DDS的原理框图如图2.2.1-1所示。

图中相位累加器可在每一个时钟周期来临时将频率控制钟字（TUNINGWORD）M累加一次，如果记数大于2N，则自动溢出，而只保所决定的相位增量留后面的N位数字于累加器中。

正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到DAC中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。

图2.2.1-1DDS原理框图

2.2.2DDS的各组成部分的具体参数及其相互关系

作为频率信号源，DDS系统的输出频率范围、频率分辨率、频率稳定度、波形的谐波失真等是我们主要关心的指标。

由于电路复杂性、价格及现有技术条件的限制，我们不可能无限地提高这些指标，那么这些限制关系是怎样的呢？

下面我们做一些简要的分析。

相位累加器的位数N、数模转换比特数n、时钟频率fc及其稳定度、LPF的特性等是决定DDS系统指标的重要参数。

事实上，我们可以认为DDS系统是模拟信号转化成数字信号的逆过程，即是将单频正弦模拟信号采样、量化的逆过程。

单频正弦模拟信号的频率对应于DDS系统的输出信号频率，采样频率对应于DDS系统的时钟频率fc，量化比特数对应于DDS系统的数模转换比特数n。

2.3FPGA信号发生部分

2.3.1正弦波

正弦波实现框图如下图所示：

图2.3.1-1正弦波实现框图

在此系统部分中，我们对传统DDS发生器进行了两点改进：

第一点，传统直接数字频率合成器的累加器采用。

可溢出的L位累加器（或称相位累加器）产生正弦函数的相位变量。

相位累加器每溢出一次，就代表正弦波型的一个周期。

当相位累加器为32位时最高时钟频率为40MHZ时，最小频率精度约为0.0093。

最小步进值的尾数不是零，最小频率四舍五约为0.0093在一定条件下，会发生两个不同频率控制字产生同一频率正弦波的现象。

为此，我们采用了循环累加器加以优化，循环累加器有以下三个特点：

第一点，以循环相位累加器的溢出信号作为其后地址信号发生器的时钟，而不用累加器的高位输出作为地址信号。

这样作，既可以避免因累加器高位输出信号不同步引起的竞争冒险问题，同时也降低了系统的复杂度，使其组成更趋于模块化。

第二点，累加器加到最大值溢出后，以余值而不是零作为下一次累加的起始值。

例如，当FCW=3，最大值为100时，加到99时，再加3，累加器溢出，输出一个脉冲的同时，以2作为下一次累加的起始值，依次循环下去。

这样作，可以源头上避免因舍掉余值而引起的频率误差。

第三点，循环相位累加器设置一个可调的最大值，而不是满偏值作为溢出值。

例如，当累加器的字长为4时，可以设置10而不是16作为溢出值。

这样设计，可以灵活地改变最大值，也就是累加器的模值，使得最后的步进值成为一个整数，不需要四舍五入，从而避免在合成频率时，频率余数的产生。

利用正弦函数的对称性，在存储器中只存储四分之一周期内容。

从相位累加器输出的L位中，高两位被用作确定象限，最高位正弦值的符号，次高位来决定寻址指针递增还是递减，低L-2位用作寻址波形存储器。

2.3.2方波

方波电路以DDS为基础实现。

为较好地对方波频率与占空比的控制调整，将方波一个周期分成均等的100份，用FPGA系统提供的40MHZ时钟为基准，为每一份所需时间精确定时，通过改变定时器的定时初值便严格的控制了方波的周期时间（即达到严格控制方波频率的目的）。

在频率确定的基础上，我们再将这一百份中的N份输出电平设为高电平，其余设为低电平，那么，占空比便被设为了N%。

2.4波形处理部分

2.4.1正弦波

为了使波形较好，在D/A的选择时，我们采用了高速的DAC0800来产生正弦波。

但是从FPGA输出的正弦数据经DAC0800得到的正弦波信号中存在阶梯干扰并含有高频谐波，为解决这一问题，我们进行了滤波处理：

第一点，因为从FPGA输出的正弦波数据存在较大的尖峰脉冲，极大地影响了波形的质量，我们将数据均经过75欧姆电阻后再送入D/A。

第二点，对于波形中存在阶梯以及高次谐波噪声，可以通过低通滤波器加以滤除。

为达到较好的滤波效果。

我们将频率分为三部分，分别为0到200HZ、200HZ到20KHZ以及20KHZ到100KHZ并单独进行滤波处理，滤波电路如下图2.4.1-1所示。

.图2.4.1-1滤波电路图

正弦波中存在相位抖动。

为此，决定采用相位补偿如图2.4.1-2所示。

图2.4.1-2相位补偿如图

2.4.2方波

而对于方波，可以发现直接由FPGA生成的方波在上升沿及下降沿处都有尖峰脉冲，解决方法是在输出处串连一个电阻。

这样做在消除尖峰脉冲时避免了脉冲波上升下降陡峭度不够，影响上升与下降时间。

因此，在电阻的选取上需要尝试，并找到最合适的，电阻值大约为几十欧姆较佳（在我们的系统中75欧最佳）。

2.5FSK信号输出

由于电话线传输带宽有限，一般为300Hz到3000Hz，为了通过电话线实现远距离串行通信，一般需要使用调制解调器将数据信号变成模拟信号传输。

频移键控（FSK）是一种调制方法。

简单地说，就是使用两个单一频率的正弦信号分别代替数字信号的'0'和'1'。

BELL202和CCITTV.23协议对正弦信号的频率和串行通信的波特率进行了具体的规定。

2.6单片机控制电路设计

AT89S51是一种带4K字节闪烁可编程可擦除只读存储器FPEROM的低电压，高性能CMOS8位微处理器，俗称单片机。

该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89S51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

2.6.1主要功能介绍

P0口：

P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：

复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：

当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

2.7调幅模块设计

2.7.1MC1496内部结构

振幅调制部分主要采用模拟乘法器集成芯片来实现。

高频电子线路中的振幅调制，同相检波，混频，倍频，鉴频，鉴相等调制与解调的过程，都可以视为两个信号相乘或者包含相乘的过程。

采用集成模拟乘法器实现上述功能比采用分立期间简单得多，而且性能优越。

所以目前在无线通信，广播电视等方面应用较多。

集成模拟乘法器的常见产品有MC1495/1496，LM1595/15966等。

新产品有超高频模拟乘法器AD834（其带宽BW=500MHz～1GHz），AD835，超高精度模拟乘法器AD734（其带宽BW=40MHz,精度为0.1%），其中后面三种也都是美国AD公司的产品。

本系统用比较普通的MC1496来实现调幅功能，它是MOTOROLA公司生产的，是通信专用IC，也是业余无线电收发讯机常用IC。

下面介绍一下MC1496芯片。

MC1496是双平衡四象限模拟乘法器，其内部电路如图2.7.1-1所示：

图2.7.1-1MC1496内部电路图

其中，T1，T2于T3，T4组成双差分放大器，集电极负载电阻是Rc1,Rc2。

T5，T6组成的单差分放大器用于激励T1～T4。

T7，T8及其偏置电路构成恒流电路。

引脚8和10接输入电压vx，1和4接另一输入电压vy，输出电压Vo从引脚6和12输出。

引脚2和3外接电阻RE，对差分放大器T5，T6产生电流负反馈，可调节乘法器的信号增益，扩展输入电压Vy的线形动态范围，引脚14为负电源端（双电源供电时）或接地端（单电源供电时），引脚5外接R5，用来调节偏置电流I5及镜像电流IO的值。

2.8幅度控制

我们选用了8位串行D/A转换器DAC0832，运放采用LF356，使步进和带宽均满足要求。

对DAC0832数据口送入幅度控制字，达到控制波形的幅度的目的,如下图2.8-1所示。

为使最终输出波形较好，可以在运放的3、6脚间如图加一个20PF的电容。

图2.8-1幅度控制图

另外，由于D/A与运放的非理想线性，致使幅值在200mv以下时有所起伏，非预置所要的值，为此我们通过测量将此范围内的幅值依次测出再由单片机编程给200mV以下部分加补偿，使之输出幅值与预置所要值一致。

3硬件设计

3.1基本原理

信号发生器主要是由单片机作为核心的控制芯片，外围具有D/A转换电路、运算放大电路、波形频率显示电路及其电源等电路组成。

其工作原理是通过对单片机编程控制外围的芯片和电路，当按下相应的键时会出现正弦波、三角波、方波和锯齿波等不同的波形，同时会在LCD显示屏上显示出相应的波形名称及其频率的大小。

系统框图如图2—1所示。

图2—1

3.2所用芯片介绍

3.2.1AT89S52单片机

AT89S52管脚图如图2—2所示。

AT89S52单片机是低功耗，高性能，采用CMOS工艺的8位微型计算机。

其内部组合包括：

具有8KB的可在线编程的Flash存储器；一个8位微处理器CPU以及片内振荡器和产生时钟的电路，其中石英晶体和微调电容需要外接；具有256字节的RAM；具有可编程的32根I/O口线；具有3个可编程的定时器T0，T1和T2；内含2个数据指针TPTR0和TPTR1；中断系统具有8个中断源、6个中断矢量、2级优先权的中断结构；串行通信口是一个全双工的UART串行口；2种低功耗节电工作方式为空闲模式和掉电模式；具有3级程序锁定位；含有一个看门狗定时器；具有断电标志POF；AT89S52的工作电源电压为4.0V-5.5V；全静态工作模式为0-3MHZ；与MCS-51产品完全兼容。

VCC：

电源电压输入引脚。

GND：

电源接地。

RST：

复位输入信号，高电平有效。

在振荡器稳定工作时，在RST施加两个机器周期以上的高电平，将器件复位。

ALE/PROG：

低地址锁存允许/编程脉冲输入。

在访问外部程序存储器和外部数据存储器时，该引脚输出一个地址锁存脉冲ALE，其下降沿可将低8位地址锁存在片外地址锁存器中。

在编程时，向该引脚输入一个负脉冲/PROG。

在正常操作时，该引脚输出恒定频率脉冲信号ALE，其频率为晶振的1/6。

应该注意，每一次访问片外RAM时，便就会丢失一个ALE脉冲。

/PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：

外部程序存储器访问允许信号。

当/EA保持低电平时，对ROM的读操作限定在外部程序存储器，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，对ROM的读操作从内部程序存储器开始，并可延续至外部程序存储器。

在FLASH编程期间，该引脚接编程电压（12V）。

在编程校验时，该引脚可接Vcc。

XTAL1：

片内振荡器反相放大器和时钟发生线路的输入端，使用片内振荡器时，连接外部石英晶体和微调电容。

XTAL2：

片内振荡器反相放大器的输出端，当使用片内振荡器时，外接石英晶体和微调电容。

P0口：

8位、漏极开路的双向I/O口。

当使用片外存储器及其外扩I/O口时，P0口也可作为低字节地址/数据复用线。

在Flash编程时，P0口输入代码数据；在Flash编程校验时，P0口输出代码数据；P0口也可作为通用的I/O口使用，但需加上拉电阻，变为准双向口。

作为普通输入时，应将输出锁存器置1。

P0口可以驱动8个TTL负载。

在进行编程时，需外接10K的上拉电阻。

P1口：

8位、准双向I/O口，具有内部上拉电阻。

P1口为用户使用的通用I/O口，可以驱动4个TTL负载。

P1口管脚写入1后，被内部上拉为高，可用作输入。

在编程和校验期间，P1口可输入低字节地址。

P1.0和P1.1也可作定时器2的外部计数