基于FPGA的电子密码锁设计解读.docx

基于FPGA的电子密码锁设计解读.docx

《基于FPGA的电子密码锁设计解读.docx》由会员分享，可在线阅读，更多相关《基于FPGA的电子密码锁设计解读.docx（41页珍藏版）》请在冰点文库上搜索。

基于FPGA的电子密码锁设计解读

XXXX大学

电子技术课程设计

题目基于FPGA的电子密码锁设计

____________________

学生姓名XXX

专业班级电子信息10—01班

学号XXXXXX

院（系）电气信息工程学院

指导教师XXX

完成时间2013年06月22日

课程设计任务书

题目基于FPGA的电子密码锁设计

专业、班级电子信息工程10-01班学号XXXX姓名XXX

主要内容、基本要求、主要参考资料等：

主要内容：

要求学生使用硬件描述语言（Verilog或者VHDL）设计基于FPGA的4位电子密码锁的源程序。

实现如下功能：

密码键入、密码存储、密码清除、密码变更、密码核对、激活电锁解除电锁等功能，同时给出4位显示电路设计。

基本要求：

1、学会quartusII的使用，掌握FPGA的程序设计方法。

2、掌握硬件描述语言语法。

3、程序设计完成后要求在quartusII中实现功能仿真。

主要参考资料：

1、褚振勇.FPGA设计及应用（第三版）[M].西安电子科技大学出版社.2012,4

2、陈怀琛.MATLAB及在电子信息课程中的应用[M].北京：

电子工业出版社.2008,1

3、林明权马维旻VHDL数字控制系统设计范例[M].电子工业出版社2003,1

4、卢毅赖杰VHDL与数字电路设计[M]科学出版社2002

完成期限：

2013.6.21—2013.6.25

指导教师签名：

课程负责人签名：

2013年6月18日

基于FPGA的多功能电子密码锁

摘要

基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比,具有许多独特的优点:

保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。

目前使用的电子密码锁大部分是基于单片机技术,以单片机为主要器件,其编码器与解码器的生成为软件方式。

系统所实现的功能：

用户给电子密码锁设定一个密码，当使用本机键盘开锁时，该密码与用户设定的密码比较，如果密码正确，则开锁；如果密码不正确，则允许用户重新输入密码，最多可输入三次，若三次都不正确，则扬声器报警，直到按复位键才允许再次输入代码。

通过仿真调试，利用可编程器件FPGA的电子密码锁的设计基本达到了预期目的。

当然，该系统在一些细节的设计上还需要不断的完善和改进，特别是对系统的扩展有很好的实用和设计的价值。

关键词：

现场可编程门阵列,硬件描述语言,电子密码锁,扬声器

1绪言

系统以利用可编程器件实现电子密码锁的设计为研究背景、现状以及发展方向，明确指出了电子密码锁面临的问题和所解决的方法。

1.1课题背景

基于FPGA的电子密码锁是新型现代化安全管理系统，它集微机自动识别技术和现代安全管理措施为一体，它涉及电子，机械，计算机技术，通讯技术，生物技术等诸多新技术。

它是解决重要部门出入口实现安全防范管理的有效措施，适用各种场合，如银行、宾馆、机房、军械库、机要室、办公间、智能化小区、工厂、家庭等。

目前使用的电子密码锁大部分是基于单片机技术,以单片机为主要器件,其编码器与解码器的生成为软件方式。

在实际应用中,由于程序容易跑飞,系统的可靠性能较差[1]。

基于FPGA的电子密码锁已经是现代生活中经常用到的工具之一，用于各类保险柜、房门、防盗门等等。

用电子密码锁代替传统的机械式密码锁，克服了机械式密码锁密码量少、安全性能差的缺点。

由于采用的是可编程逻辑器件FPGA，使得系统有相当大的灵活性，随时可以进行硬件升级、扩展，而且系统设计完善以后还可以将主控的FPGA固化成一片ASIC，那么这块ASIC就可以作为专用的数字密码锁芯片。

而且由于硬件可升级，还可随时增加密码位数或增加新的功能，使得密码锁有更高的安全性、可靠性和方便性[2]。

1.2课题研究的目的和意义

电子杂志、报刊经常刊登有密码开关、密码锁这样的电路，大多数是使用常用的数字电路，如CD4017，然后通过不同的连接方式实现密码控制功能。

这种电路的特点就是密码修改只能通过改变电路的连接来实现，密码很容易被破解，电路复杂，故障率高。

本制作是针对这些电路而设计的，将以往的以单片机实现设计改为可编程器件FPGA利用VHDL编程实现电子密码锁的设计。

这种设计移动方便。

基于FPGA的电子密码锁具有保密强、灵活性高、适用范围广等特点，它在键盘上输入，与打电话差不多，在输入密码的过程中，当用户键入错误密码时，系统就会报警，由扬声器发出5秒报警声，当连续三次出现密码错误时，则系统会长时间报警不止，这时必须按复位方可停止。

本设计的FPGA电子密码锁的特点是：

体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景。

它与传统锁具的不同之处在于：

它与可编程逻辑器件实现系统的设计，应用简洁清晰的VHDL语言实现设计编程思想，能够实现适时、智能控制管理功能，特别是在系统的扩展上有很好的优势。

1.3课题的主要研究工作

课题主要解决系统硬件和软件两方面的问题。

硬件方面要解决FPGA可编程器件与其外围电路的接口设计的问题；软件方面主要问题是利用VHDL语言完成基于FPGA的电子密码锁的编程问题。

除此之外，程序还要完成基本的密码开锁功能，并通过扬声器长时间鸣叫报警。

本设计是由FPGA可编程逻辑器件编程实现的控制电路，具体有按键指示、输入错误提示、密码有效指示、控制开锁、控制报警等功能。

它具有安全可靠、连接方便、简单易用、结构紧凑、系统可扩展性好等特点。

1.4电子密码锁的系统简介

通用的电子密码锁主要由三个部分组成：

数字密码输入电路、密码锁控制电路和密码锁显示电路。

（1）密码锁输入电路包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、键盘译码电路等几个小的功能电路。

（2）密码锁控制电路包括按键数据的缓冲存储电路，密码的清除、变更、存储、激活电锁电路（寄存器清除信号发生电路），密码核对（数值比较电路），解锁电路（开/关门锁电路）等几个小的功能电路。

（3）密码显示电路主要将显示数据的BCD码转换成相对应的编码。

如，若选用七段数码管显示电路，主要将待显示数据的BCD码转换成数码器的七段显示驱动编码[3]。

使用QuartusⅡ进行电子密码锁设计的流程为

（1）编写VHDL程序（使用TextEditor）（见附录）；

（2）编译VHDL程序（使用Compiler）；

（3）仿真验证VHDL程序（使用WaveformEditor，Simulator）；

（4）进行芯片的时序分析（使用TimingAnalyzer）；

（5）安排芯片管脚位置（使用FloorplanEditor）；

（6）下载程序至芯片（使用Programmer）。

2FPGA的相关介绍

2.1可编程逻辑器件

在数字电子系统领域，存在三种基本的器件类型：

存储器、微处理器和逻辑器件。

存储器用来存储随机信息，如数据表或数据库的内容。

微处理器执行软件指令来完成范围广泛的任务，如运行字处理程序或视频游戏。

逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、定时和控制操作、以及系统运行所需要的所有其它功能[4]。

逻辑器件可分为两大类，即固定逻辑器件和可编程逻辑器件。

正如其命名一样，固定逻辑器件中的电路是永久性的，它们完成一种或一组功能，一旦制造完成，就无法改变。

另一方面，可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑容量、特性、速度和电压参数的标准成品部件——而且此类器件可在任何时间改变，从而完成许多种不同的功能[5]。

对于可编程逻辑器件，设计人员可利用价格低廉的软件工具快速开发、仿真和测试其设计。

然后，可快速将设计编程到器件中，并立即在实际运行的电路中对设计进行测试。

原型中使用的PLD器件与正式生产最终设备（如网络路由器、DSL调制解调器、DVD播放器、或汽车导航系统）时所使用的PLD完全相同。

这样就没有了NRE成本，最终的设计也比采用定制固定逻辑器件时完成得更快。

采用PLD的另一个关键优点是在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止。

这是因为PLD基于可重写的存储器技术——要改变设计，只需要简单地对器件进行重新编程。

一旦设计完成，客户可立即投入生产，只需要利用最终软件设计文件简单地编程所需要数量的PLD就可以了。

2.2FPGA的简介

FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物[9]。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。

FPGA的基本特点主要有：

1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I／O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

　5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA功能时，只需换一片EPROM即可。

这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。

因此，FPGA的使用非常灵活。

FPGA有多种配置模式：

并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程[6]。

2.3FPGA的应用特点

随着电子技术的飞速发展,基于FPGA的设计向高集成度高速度和低价位方向不断迈进其应用领域不断扩大这主要是由于FPGA以下技术特点的不断发展[7]。

（1）集成度越来越高

（2）嵌入式存贮技术

（3）时钟锁定和倍频技术

（4）电子设计自动化EDA工具

（5）开发周期短

由于FPGAN内部资源丰厚及功能强大以及相应的EDA软件功能完善和强大仿真能力便捷而实时开发过程形象而直观兼之硬件因素涉及甚少，一些EDA专家指出未来的大系统FPGA设计仅是各类再应用逻辑与IP核CORE的拼装TI公司认为一个ASIC80功能可用IP核等现成逻辑合成因此可在很短的时间内完成十分复杂的系统设计。

2.4FPGA的设计流程

FPGA设计流程包括系统设计和设计实现，系统方案完成之后即进入设计实现阶段的工作，他以系统方案为输入，进行RTL级描述、功能仿真（RTL级仿真）、逻辑综合、布线前门级仿真、适配（布局布线）、时序仿真（布线后门级仿真）、时序分析、器件编程、系统验证一系列流程的处理才能完成FPGA芯片的设计，其设计流程如图2.4所示。

需要说明的是，如果仿真验证不对或者某一步有错，就要返回修改。

有必要检查和修改的地方有RTL级描述、系统方案、约束和测试激励等。

一般情况下，对RTL级的描述即原理图或者HDL设计代码的修改最多也最有效。

修改后要重新走一遍流程。

有时要反复修改，经过多次这样的迭代才能完成最后的设计[5]。

在理论上，把VLSI（UltraLargeScaleIntegration，超大规模集成电路）的设计描述为6个层次[1，2]，即系统级（系统功能、参数定义）、算法级（描述系统功能行为）、RTL级、门级（逻辑门）、电路级（晶体管）、版图级（物理工艺）。

每一级又都分3个侧面来描述：

行为域描述、结构域描述、物理域描述。

但在实际情况中往往把算法级行为域描述或者RTL级行为域描述都称为行为级描述。

图2.1系统设计流程

对于FPGA的设计而言，不需要关心电路级和版图级，只考虑系统级、算法级、RTL级、门级4个层次的行为域描述和结构域描述即可。

上述的FPGA系统设计中的系统实际上是指系统级和算法级，而“RTL级描述”主要是指RTL级行为域的描述。

在门级，由综合工具产生的门级网表来描述。

3基于FPGA设计的硬件描述语言VHDL

3.1VHDL语言简介

VHDL（VeryhighspeedintegratedcircuitHardwareDescriptionLanguage）硬件描述语言从高于逻辑级的抽象层次上描述硬件的功能、信号连接关系及定时关系。

目前数字系统的设计可以直接面向用户需求,根据系统的行为和功能要求,自上而下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件,实现电子设计自动化。

其中电子设计自动化EDA（即ElectronicDesignAutomation）的关键技术之一就是可以用硬件描述语言（HDL）来描述硬件电路。

VHDL（VHSICHardwareDescriptionLanguage）是用来描述从抽象到具体级别硬件的工业标准语言,它是由美国国防部在20世纪80年代开发的HDL,现在已成为IEEE承认的标准硬件描述语言。

VHDL支持硬件的设计、验证、综合和测试,以及硬件设计数据的交换、维护、修改和硬件的实现,具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点[8]。

VHDL主要用于描述数字系统的结构、行为和功能,其程序结构特点是将一个电路模块或一个系统分成端口和内部功能算法实现两部分。

对于一个电路模块或者数字系统而言,定义了外部端口后,一旦内部功能算法完成后,其他系统可以直接依据外部端口调用该电路模块或数字系统,而不必知道其内部结构和算法。

VHDL的特点使得电子系统新的设计方法——“自顶向下”设计方法更加容易实现[9]。

可以先对整个系统进行方案设计,按功能划分成若干单元模块,然后对每个单元模块进一步细分,直到简单实现的单元电路。

3.2VHDL语言的特点   

VHDL语言主要用于描述数字系统的结构、行为、功能和接口，其具有以下特点：

（1）作为HDL的第一个国际标准，VHDL具有很强的可移植性；

（2）具有丰富的模拟仿真语句和库函数；

（3）VHDL有良好的可读性，接近高级语言，容易理解；

（4）系统设计与硬件结构无关；

（5）支持模块化设计；

（6）用VHDL完成的一个确定设计，可以利用EDA工具自动地把VHDL描述转变成门电路级网表文件。

3.3VHDL语言的优点

与其他硬件描述语言相比，VHDL语言有如下优越之处[10]：

（1）VHDL语言支持自上而下（Top　Down）和基于库（LibraryBase　）的设计方法，还支持同步电路、异步电路、FPGA以及其他随机电路的设计；

（2）　VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路，其高层次的行为描述可以与低层次的RTL描述和结构描述混合使用，还可以自定义数据　类型，给编程人员带来较大的自由和方便；

（3）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么；

（4）VHDL具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试相量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案之间的可行性及其优劣，不需做任何实际的电路实验；

（5）　VHDL语言可以与工艺无关编程；

（6）VHDL语言标准、规范，易于共享和复用。

3.4 VHDL语言的基本结构

VHDL有五大元素组成,即实体、结构体、配置、程序包和库[11]。

具体说明如下：

（1）实体实体说明部分是说明一个器件的外观视图，即从器件外部看到的器件外貌，其中包括器件的端口，同时也可以定义参数，并把参数从外部传入模块内部，主要用于描述所设计的系统的外部接口。

（2）结构体结构体是描述一个器件的内部视图，是次级设计单元。

在其对应的初级设计单元实体说明被编译并且被并入设计库之后，它就可以单独地被并入该设计库中。

结构体描述一个设计的结构和行为，把一个设计的输入和输出之间的关系建立起来。

一个设计可以有多个结构，分别代表该器件的不同实现方案。

根据对一个器件设计由抽象到具体的过程，可把结构体的描述方式分为三个层次：

行为描述方式、寄存器传输描述方式（RTL）和结构描述方式。

（3）库库是经编译后的实体、结构体、包集合和配置的集合。

使用库时总要在设计单元的前面予以说明。

一旦说明，库中的数据对该设计单元就是可见的，从而共享已经编译过的设计结果。

VHDL语言中存在的库大致有IEEE库、STD库、ASIC厂家提供的库、用户定义的库和现行作业库。

（4）包集合包集合属库中的一个层次，是一种可编译的源设计单元。

它收集了VHDL语言中所用到的信号、常数、数据类型、函数和过程的说明等。

用户可以构造一个包集合，用以存放常数、数据类型、函数和过程，该包集合经编译后便自动加到WORK库中。

使用库中的包集合时，在打开库后要用USE语句说明，例如：

LIBRARYIEEE；

USEIEEE.STD-LOGIC-1164.ALL；

（5）配置配置语句从一个库中为一个实体选择一个特定的结构体，是一种放在库中的被编辑单元，并有相应的配置名。

通过配置技术，可以选取多种不同的结构体，以便对一个设计任务采用仿真工具进行多种配置的性能实验。

另外，配置说明和规定的特性还可以用在多层描述中。

3.5VHDL语言的应用

硬件描述语言已成为当今以及未来电子设计自动化（EDA）解决方案的核心，特别是对于深亚微米复杂数字系统的设计，硬件描述语言具有独特的作用。

VHDL在数字电子电路的设计中具有硬件描述能力强、设计方法灵活等优点[12]。

利用硬件描述语言VHDL，数字电路系统可从系统行为级、寄存器传输级和门级三个不同层次进行设计，即上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。

然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。

接着，再用专用集成电路（ASIC）或现场可编程门阵列（FPGA）自动布局布线工具，把网表转换为要实现的具体电路布线结构。

目前，这种高层次设计（highleveldesign）的方法已被广泛采用。

据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。

VHDL的应用已成为当今以及未来EDA解决方案的核心，而且是复杂数字系统设计的核心[13]。

3.6VHDL的设计流程

图3.2VHDL的设计流程

4系统设计方案的研究

4.1系统功能需求分析

本系统主要集中在以FPGA以核心外围扩展设计，整个电路主要电子锁具的组成框图是以可编程逻辑器件（FPGA）为核心，配以相应硬件电路，完成密码的设置、存贮、识别和显示、驱动电磁执行器并检测其驱动电流值，报警等功能。

FPGA接收键入的代码，并与存贮在闪存中的密码进行比较，如果密码正确，则驱动电磁执行器开锁；如果密码不正确，则允许操作人员重新输入密码，最多可输入三次；如果三次都不正确，则通过FPGA产生报警，FPGA将每次开锁操作和此时电磁执行器的驱动电流值作为状态信息发送给监控器，同时将接收来自接口的报警信息也发送给监控器。

4.2系统方案的总体设计

4.2.1系统原理框图

本系统由主控芯片（FPGA）、键盘、显示电路、报警电路和开/关门电路组成，而主控芯片又可分为按键处理部分、控制部分和译码显示部分。

系统原理框图如图4.1所示：

图4.1数字电子密码锁系统总体框图

4.2.2总体设计原理

实现系统大量逻辑电路的集成，在设计中使用了现场可编程逻辑门阵列器件（FPGA）。

FPGA主要实现以下逻辑功能：

键盘处理、数码显示、设置密码、解码开门以及报警等控制功能。

本系统有13个按键，包括0～9共10个数字键和1个确认键，1个警报复位键，1个清0键。

输入正确密码后，按确认键即可开门，在门开的状态下，第一次输入新密码后再确认密码可设置密码，输入的密码在八位数码管上显示，最后输入的数字显示在最右边，每输入一位数字，密码在数码管上的显示左移一位。

高位的零不用输入，因此密码可以为1～8位。

初始密码为0，即上电后，按确认键即可开门。

门开后可通过锁门按钮关门，门关上后要再次输入密码才能开门。

在输入密码的过程中，当用户键入错误密码时，系统就会报警，由扬声器发出报警声，当连续三次出现密码错误时，则系统会长时间报警不止，这时必须按警报复位键方可停止。

5电子密码锁的设计与仿真

5.1系统的硬件模块实现

整个电子密码锁系统可划分为键盘扫描、获取键值、数码显示、设置密码和解码开门等五个子模块。

通过FPGA的处理，从而实现基于FPGA的电子密码锁的设计，系统实现框图如图5.1所示。

作为电子密码锁的输入电路，数字密码输入电路可采用一个3×4的通用数字机械键盘作为本设计的输入设备。

机械式键盘具有低成本、可靠性高、构成电路简单、技术成熟和应用广泛等特点，因此将其应用到通用电子密码锁中还是比较适宜的。

数字电子密码锁的显示信息电路可采用LED数码管显示和液晶屏幕显示两种。

液晶显示具有高速显示、高可靠性、易于扩展和升级等优点，但是普通液晶显示屏存在亮度低、对复杂环境的适应能力差等缺点，在低亮度的环境下还需要加入其它辅助的照明设备，驱动电路设计相对复杂，因此本设计的显示电路使用通用的LED数码管。

5.2几个主要功能模块的设计

5.2.1密码锁输入电路

（1）时序产生电路

本时序产生电路中使用了三种不同频率的工作脉冲波形：

系统时钟脉冲（它是系统内部所有时钟脉冲的源头，且其频率最高）、弹跳消除取样信号、键盘扫描信号。

当一个系统中需使用多种操作频率的脉冲波形时，最方便的方法之一就是利用一计数器来产生各种需要的频率。

也就是先建立一个N位计数器，N的大小根据电路的需求决定，N的值越大，电路可以分频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。

若输入时钟为CLK，N位计数器的输出为Q[N-1..0]，则Q（0）为CLK的2分频脉冲信号，Q

（1）为CLK的4分频脉冲信号，Q

（2）为CLK的8分频脉冲信号……Q（N-1）为CLK的2N分频脉冲信号；Q（5DOWNTO4）取得的是一个脉冲波形序列，其值依00－01－10－11－00－01周期性变化，其变化频率为CLK的32分频。

我们利用以上规律即可得到各种我们所需要频率的信号或信号序列。

CL