数字电子期末测验练习题.docx
《数字电子期末测验练习题.docx》由会员分享，可在线阅读，更多相关《数字电子期末测验练习题.docx（33页珍藏版）》请在冰点文库上搜索。
数字电子期末测验练习题
第一部分门电路
一、填空题
1.数字集成电路按开关元件不同，可分为
2.数字电路中的三种基本逻辑门电路是
_TTL集成电路_和_CMO集成电路_两大类。
与门、或门、非门。
3.三态门是在普通门的基础上增加
控制电路构成的，它的三种输出状态是高电平、
A_
&
B—
▽
EN―c
EN
丁■Y
图1填空题5用图
低电平和_高阻态。
4.与门、与非门的闲置输入端应接高_电平；或门、或非门的闲置输
入端应接_低_电平。
5.图1所示三态门在EN=1时，Y的输出状态是_高阻态_。
6.利用TTL与非门实现输出线与应采用_0°门，实现总线传输应采用
7.图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。
A——
B——
&
Y
A
1
.—YA—
B—
&
A—
>—Y
B—
>1
>—Y
（a）
（b）
（c）
（d）
图2填空题7用图
名称
逻辑表达式
名称
逻辑表达式
（a）
与门
Y=AB
;（b）非门
S5S：
；
（c）
与非门
S5S=；
（d）或非门
sets：
:
。
8.当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关
系称为_或_逻辑关系。
选择题
1.下列几种逻辑门中，
能用作反相器的是
C
。
A.与门
B.或门
C.
与非门
2.下列几种逻辑门中，
不能将输出端直接并联的是
B
A.三态门
B.与非门
C.OC
门
3.TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是_J。
A.输入端接地B.输入端接同类与非门的输出电压0.3V
C.输入端经10kQ电阻接地D.输入端经51Q电阻接地
4.TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是_D_。
A.输入端经10kQ电阻接地B.输入端接同类与非门的输出电压3.6V
C.输入端悬空D.输入端经51Q电阻接地
5.逻辑电路如图3所示，该电路实现的逻辑关系为。
A.Y=ABB.Y=ABC.Y=ABD.Y=AB
6.图4为TTL逻辑门，其输出Y为_D_。
A.ABCB.ABCC.ABCD.AB
A一
&
_YA_
>1
A
o—Y
=1
YA—
=1
!
_——
B—
B
B'
（C）
（A）
（D）
11用图
（B）
图7选择题
六、画图题
先写出图12所示各门电路的逻辑表达式，再根据输入信号A、B的波形，对应画出各个
+5V
门的输出波形。
a_TL_rL_rL_rL_rL
解:
Yi=A
Y2=1
Y3=A+BY4=AB+AB
波形如图12
第二部分组合逻辑电路
一、填空题
1.逻辑代数的三种基本逻辑运算是_与_、或_和非_，在电路上，分别用_与_门、
_或_门和_非_门来实现。
2.逻辑变量和逻辑函数的取值只有_0_和1_两种可能。
3.逻辑函数的表示方法有_真值表、逻辑表达式、逻辑图、波形图、卡诺图五种。
4•“全1出0，有0出1”描述的逻辑关系是_与非逻辑_。
5.110，1100_1。
6.AB，AB二匸，AAB二_A+B，ABAB二_A_。
7.ABC=101时，函数丫二AB•BC之值为—1_。
8.二进制的基数是_2，其第i位的权值是21-1。
9.在二-十进制码中，1位十进制数用_4—位二进制码表示，8421BCD码从高位到低位的权
值依次为_8、4、2、1。
10.（93）10=（1011101_）2,（93）10=G10010011_）8421BCD
11.最简与或式的标准有两个，即与项数最少_、—每个与项中变量数最少。
12.常用的集成组合逻辑电路有—编码器、译码器、数据选择器—等。
13.编码器的功能是将输入信号转化为_二进制代码输出_。
14.编码器可分为_二进制编码器_和_二-十进制编码器_，又可分为_普通编码器—和_优先编码器。
15.常用的译码器电路有_二进制译码器
-十进制译码器_和_显示译码器—等。
16.七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。
当输入
A3A2AA0=0101时，输出abcdefg=_1011011，显示字形_5_。
17.数据选择器的逻辑功能是_从2n个输入信号中选择一个送到唯一输出端数据分配器
的逻辑功能是—根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上
去。
选择题
1•“入1出0，入0出1”的逻辑运算关系属于_c_
A.与运算B.或运算C.非运算D.与非运算
2.使函数丫二AB•AB的值为0的变量取值组合为AB二C
A.00、11B.00、10C.01、10D.01、11
3.使函数Y=ABCD之值为1的变量取值组合是_A_。
A.AB=00，CD至少有一个0B.AB=01，CD至少有一个1
C.AB=10，CD=11D.AB=11，CD任意组合
4.Y=ABCACBC,当A=C=1时，—L。
A.丫二BB.丫C.Y=0D.Y=1
5.3个逻辑变量的取值组合共有_J种。
A.3B.6C.8D.16
6.下列逻辑函数属于与非式的是B。
A.丫二ABB.丫二AB
C.
丫二ABC
D.
7.
与ABACBC相等的式子是A
。
A.ABCB.ABAC
C.
ABBC
D.
8.
图1所示波形关系的逻辑函数表达式为
C。
A.Y=ABB.Y=AB
C.
Y=A二B
D
A
丫二ABC
ABAB
Y=AOB
b_1
YI
图1选择题8用图
A
B
丫
0
0
0
0
1
1
1
0
0
1
1
0
表1选择题9真值表
9.表1所示的真值表，其函数式为C。
A.Y=AA=BB.Y=AA二BC.
10.余3码的0011对应的十进制数是C。
A.3B.6C.0D.9
YA二BD.
Y=AA二B
11.二进制数10010110转换为十进制，应得_A_
A.150B.151C.96D.98
12.十进制数35转换为二进制数得_A_，转换为8421BCD码得—C_
A.100011B.100001C.00110101D.01010011
13.属于无权码的是B
AAAA=1000时，其输出Yo〜Y9等
A.8421码B.
余3码
C.2421
码
D.
自然二进制码
14.
组合逻辑电路通常由
A组成。
A.门电路B.
编码器
C.译码器
D.
数据选择器
15.
8线-3线优先编码器
74LS148,低电平输入有效，
反码输出。
当对I5编码时，输出Y2Y1Y0
为
C。
A.000B.101
C.010
D.100
16.优先编码器同时有两个或两个以上信号输入时，是按D给输入信号编码。
A.高电平B.低电平C.高频率D.高优先级
17.8421BCD译码器74LS42输出低电平有效，当输入
四、计算题
1.将下列十进制数转换为二进制数。
（1）（25）10=（11001）2
2.将下列二进制数转换为十进制数。
（1）（1001）2=（9）10
3.将下列各数转换为8421BCD码。
（1）（100011）2=（00110101）
4.将下列数码分别看作自然二进制数和
（1）10010111
（10010111）2=（151）10
（10010111）8421BC=（97）10
（2）（53.25）10=（110101.01）2
（2）（1001011）=（75）10
8421BCD
（2）（231）10=（001000110001）8421BCD
8421BCD码，求出相应的十进制数。
（2）010101100011
（010101100011）2=（1379）10
（010101100011）8421BC=（563）10
五、组合逻辑电路设计题
1.某产品有AB、CD四项指标。
其中规定主要指标A、B必须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。
试设计一个逻辑电路实现此产品合格判定功能，要
求：
（1）列出真值表，
（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路
的逻辑图。
解：
（1）
输入
输出
ABCD
Y
1101
1
1110
1
1111
1
（3）
AB
D
2.
一台功率为
个逻辑
现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电,10kW另一台功率为20kW三个车间经常不同时工作。
试用与非门和异或门设计电路，能够根据各车间的工作情况，以最节约电能的方式自动完成配电任务。
解：
（1）
输入
输出
A
B
C
丫1
丫2
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
（3）
3.用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。
先写出逻辑表达式，再画出逻辑电路图。
输人
输出
A
B
C
S1
s
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
表2组合逻辑电路设计题3真值表
解：
（1）
（2）
74LS138
A2AlAoS2AS2BSi
IIII
ABC+5V
4.分别用8选1数据选择器和4选1数据选择器实现逻辑函数Y=ACBC,画出逻辑图。
5.
6.
解：
（1）
输入
输出
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
六、组合逻辑电路分析题
1.试分析图4所示电路的逻辑功能。
图4电路分析题1用图
解:
（1）
Y=ABACBC=ABACBC
（2）
输入
输出
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
（3）三人表决器电路
2.试分析图5所示电路的逻辑功能。
A
B
图5电路分析题2用图
解:
Y=ABAB=（AB）（AB）二ABAB
输入
输出
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
1
二变量同或电路
3•图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的连接方法。
请问，当输入
8421BCD码为AAAA=0011时，图中发光二极管LED^LEDg的亮灭情况如何？
数码管显示的字形是什么？
图6电路分析题3用图
解:
a、b、c、d、g亮，e、f灭。
显示3。
4.
二-十进制译码器74LS42按图7连接。
请列出电路的真值表，说明电路的逻辑功能。
图7电路分析题4用图
解:
使能端
输入
输出
A3
A2
A1
A0
丫0
丫1
丫2
丫3
丫4
丫5
丫6
丫7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
译
0
0
1
1
1
1
1
0
1
1
1
1
码
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0）
0
0
0
0
0
1
0
1
0
1
0
1
1
全
部为
为
1
1
0
0
1
0
1
1
1
0
1
1
1
由真值表可知，电路实现3线-8线译码器的逻辑功能。
5.3线-8线译码器74LS138构成的电路如图8所示，AB、数Y的最简与-或表达式，列出真值表，描述此电路的逻辑功能。
解：
C为输入变量。
试写出输出函
（1）
（3）
判奇电路
（2）
Y
Atl
1
A丄
Y
丫1
£
］丫丫4丫5丫6丫7
74LS138
A
A
A0
S2A2B
S1
1
f
A
\
「B
1
+5V
图8电路分析题5用图
第3章集成触发器
一、填空题：
1•触发器有_两_个稳定状态，当Q=o,Q=1时，称为_0_态；当Q=1,Q=o时，称为」—态。
2.基本RS触发器有保持—、置0、置1_功能；D触发器有_置0_和_置1功能。
3.JK触发器具有—保持、—置0、置1_和—翻转—的功能。
4•欲使JK触发器实现Qn"=Qn的功能，则输入端J应接—高电平，K应接高电平。
5.触发器的逻辑功能通常可用真值表、特性方程、状态转换图和工作波形图四种方
法描述。
6.由两个与非门组成的同步RS触发器，在正常工作时不允许输入S=R=1,即约束条件为SR=
0_。
7.触发器按逻辑功能分为_RS_、比、_D—、、T'五种类型。
8.欲将JK触发器转换为T触发器，只需令J=_K_=_T_，去掉JK触发器的_
置0和置1_两种功能即可。
二、选择题:
由与非门组成的基本RS触发器，不允许输入
RD和SD的变量取值组合为
2.
3.
4.
A.00B.01
C.10D.11
存在空翻问题的触发器是
A.边沿D触发器
仅具有“置0”“置1”
A.JK触发器
仅具有“保持”“翻转”
A.JK触发器
B.
同步RS触发器
功能的触发器叫_C
B.RS
触发器
功能的触发器叫
B.T
触发器
C.
C.D
C.D
主从JK触发器
触发器
触发器
5.
A.JK触发器
B.D
触发器
C.T
触发器
6.仅具有“翻转”功能的触发器叫
B。
A.JK触发器
B.T
'触发器
C.D
触发器
7.JK触发器用做T
触发器时，
控制端J、K正确接法是B
。
A.J=QnK=QnB.J=K=1C.J=QnK=Qn
&D触发器用做T'触发器时，输入控制端D的正确接法是_B_。
A.D=QnB.D=QnC.D=1
9•触发器由门电路构成，但它不同于门电路的功能，主要特点是_B_。
A.和门电路功能一样B.有记忆功能C.没有记忆功能
10.TTL型触发器的直接置0端Rd、置1端Sd正确用法是C。
A.都接高电平“1”B.都接低电平“0”C.逻辑符号有小圆圈时，不用时接高电平“1”，没有小圆圈时，不用时接低电平
“0”
11.当T触发器的T=1时，触发器具有_C_功能。
A.保持B.禁止C.计数D.置位
12.
为防止空翻，应采用C结构的触发器。
16.在CP有效时，若JK触发器的J、K端同时输入高电平，则其次态将会。
A.保持B.置0C.置1D.翻转
17.存在不定状态的触发器是_A。
A.RS触发器B.D触发器C.JK触发器D.T触发器
四、画图题
1.在基本RS触发器中，已知RD、SD的波形如图1所示，试画Q,Q的波形。
（初态Q=0）
图1画图题1用图
（初态Q=0）
2.在同步RS触发器中，已知R、S的波形如图2所示，试画Q，Q的波形。
解：
画图题2用图
图3画图题3用图
4•画出两种JK触发器的逻辑符号：
（略）
（1）CP脉冲上升沿触发有效；
（2）CP脉冲下降沿触发有效。
5.若JK触发器初态为0,试根据图4中CPJ、K端波形画出Q,Q的波形。
上升沿触发下降沿触发
qi_n_juq
QQ
图4画图题5用图
6.
已知CP,D和T的输入波形如图5,试画出其相应的输出波形。
设初态Q=0。
7.在图6（a）所示电路中，加入图6（b）所示的输入波形，试画出其Q端波形，设触发器
初态为Q=a
图6画图题7用图
（b）
9•如图8所示为两个D触发器构成的时序电路。
设第0个CP即初始状态时QQ=00，试画出在4个CP脉冲作用下Q、Q端的波形，列出输出组合QQ对应输入CP脉冲顺序的真
值表。
图8画图题9用图
解：
Do=Q1,D1=Qo
第4章时序逻辑电路
一、填空题
I.对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的_输入状态_，而且还取
决于电路—原来的状态_。
所以时序电路具有—记忆—性。
2•计数器的主要用途是对脉冲进行—计数也可以用作_分频—和—定时—等。
n-1
3.用n个触发器构成的二进制计数器计数容量最多可为一2。
4•计数器按计数进位制，常用的有—二进制_、_十进制—计数器。
7.用来累计和寄存输入脉冲数目的部件称为―计数器_。
8.寄存器可分成一基本一寄存器和一移位寄存器。
9.4位移位寄存器经过4_个CP脉冲后，4位数码恰好全部移入寄存器，再经过_4_个CP
脉冲，可以得4位串行输出。
10.寄存器主要用来暂时存放—二进制数据或代码是一种常用的时序逻辑部件。
11.一个触发器可以构成_1—位二进制计数器，它有_2—种工作状态，若需要表示n位二
进制数，则需要—n_个触发器。
12.在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先有后，则这种
计数器称为—异步计数器。
II.在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为_同步计数器_。
1.
2.
3.
、选择题
一个4位二进制加法计数器起始状态为1001，当接到4个脉冲时，触发器状态为
A.0011B.0100C.1101
构成计数器的基本单元是_J。
A.与非门B.或非门某计数器在计数过程中，当计数器从
C.触发器
111状态变为
D.1100
D.放大器
000状态时，产生进位信号，此计数
器的计数长度是。
A.8B.7
4.4个触发器可以构成
A.6位
5.4位二进制计数器有
B.8
6.
7.
8.
9.
10.C。
C.6
_C_位二进制计数器。
B.5位C.4C计数状态。
A.4个B.8个C.16
一位8421BCD码十进制计数器至少需要
A.3个B.4个
要组成六进制计数器，至少应有
A.3个B.4个
寄存器由_C_组成。
A.门电路B.触发器
移位寄存器工作于并入-并出方式，则信息的存取与时钟脉冲
A.有B.无C.时有时无
一个4位二进制加法计数器初始状态为0000,经过2008次CP触发后它的状态将变为
D.3
D.3位
C.5
_A_个触发器。
C.5
D.32
个触发器。
D.6
D.6
C.触发器和具有控制作用的门电路。
CPA关。
A.0000B.0110C.1000
11.利用M进制计数器构成N（NVM进制计数器，异步清或置0信号的状态是_C—;同步清0法或同步置
A。
D.1001
0法或异步置0法用于产生清0
0法用于产生清0或置0信号的状态是
A.Sn-1B.SN-2C.Sn
12.分析图1所示计数器的波形图，可知它是_B
二进制计数器
五进制计数器
六进制计数器
十进制计数器
D.Sn+1
进制计数器。
A.
B.
C.
D.
CP-r「1
图1选择题12用图
四、综合分析题
1.试画出由D触发器组成的四位右移寄存器逻辑图，设输入的4位二进制数码为1101,画出移位寄存器的工作波形。
解：
焦淸o"IT
图2综合题2用图
cprLTLTLTL
12丨3丨4丨蓟678
cpjwdnjnjVirLrLdsR^HI。
吋「「
■g■iiI!
Q3叮1
oE:
:
；
Q200
J\；
Qio丨o
1o11：
1[o|11:
Qoo]0
i°〕o~nonn
图3综合题3用图
CP.
1丨2
314屮
1!
5卄
Rd
1:
1:
1Tr'
:
1:
；r
|1
D
:
1*1
:
:
'
1I
■1
:
1
Qi_
:
Ih
1
;1
Q2
n
升级会员 