E甲01025.docx
《E甲01025.docx》由会员分享，可在线阅读，更多相关《E甲01025.docx（14页珍藏版）》请在冰点文库上搜索。
E甲01025
编号：
E甲01025
简易数字信号传输性能分析仪（E题）
参赛学校：
山东大学
参赛队员：
丁志飞许鑫淼林森明
辅导老师：
陈言俊 秦峰 王延伟
2011年9月
简易数字信号传输性能分析仪（E题）
摘要：
本系统以Xilinx公司50万门FPGA芯片XC3S500E为控制核心，设计出一台简易数字信号传输性能分析仪。
系统主要由EXCD-1开发板，模拟通道与AD采样部分，数字信号与伪随机码发生器，同步时钟提取等组成。
实现了模拟低通滤波器通带增益AF在0.2~4.0范围内可调，数字信号10KHz步进及曼彻斯特编解码，并按要求进行了伪随机码从100mV到TTL可调及眼图的显示和眼幅度的测量。
整个系统结构清晰，经测试，完成了题目所要求的各项基本指标，并达到了全部的发挥部分要求。
关键词：
传输性能分析仪，FPGA，曼彻斯特编码，8位AD，眼图,伪随机码
1.系统方案
1.1.设计思路
本系统采用Xilinx公司的FPGA芯片XC3S500E分别作为数字信号发生器和数字信号分析电路的控制核心。
其中一片使用Verilog设计线形移位反馈寄存器来实现要求的m序列并对信号进行曼彻斯特编码；另一片则使用FPGA片内RAM来存储AD采样数据，并测量数据幅度（即眼图幅度）和提取同步信号。
系统总体框图见图1。
图1系统框图
1.2.方案论证与比较选择
1.2.1主控单元模块
方案一：
采用单片机作为控制，优点是结构简单，操作方便，成本低廉，但是速度慢，程序复杂，硬件误差过大，难于满足指标要求。
方案二：
采用EXCD-1开发板为控制板，由Verilog硬件描述语言实现m序列生成器，眼图显示和测量分析控制器。
整个控制系统都集中在单个芯片上，大大简化了外围硬件电路设计，增加了系统的稳定性和可靠性。
FPGA的高速性能比其他控制芯片更适合于高速数据编码和解码，而且使用FPGA内部存储模块完成输入信号的量化存储，在存储速度上有着外接RAM无法比拟的优势。
方案选择：
综上所述比较可知，方案二既可满足题设基本要求又能充分发挥扩展部分，电路简单，易于控制，所以选择方案二。
1.2.2滤波器模块
方案一：
采用无源滤波器。
无源滤波器由LC等被动元件组成，将其设计为某频率下极低阻抗，对相应频率谐波电流进行分流，其行为模式为提供被动式谐波电流旁路通道。
无源滤波器一般适用于高频滤波器，具有体积小，成本低，效率高、结构简单等优点，但是LC网络在使用是需要做端接阻抗匹配，而且使用无源的话，电容电感的元件值和体积都会很大，且误差比较大。
方案二：
采用有源滤波器。
有源滤波器是有源运放与外围电路的组合，外围电路可用RC网络也可以使用LC网络，种类比较多，有贝塞尔滤波器，巴特沃斯滤波器，切比雪夫滤波器，运放具有低噪声，高输入阻抗，低输出电阻，便于与其他电路级联。
方案选择：
基于以上分析，我们选用有源低通滤波器。
1.3.系统总体方案分析
由上面的分析比较可知，采用EXCD-1FPGA最小系统开发板可以极大的方便系统的开发及性能指标的完成。
系统总体上使用XilinxISE开发环境用Verilog进行开发，包括为随机码生成器，m序列生成器及曼彻斯特编码，模拟低通滤波器，眼图测量及同步时钟提取等模块组成。
系统开发中的难度在于发挥部分的同步时钟的提取，提取的时钟应该和产生信号的线形移位寄存器的时钟同步（即不仅应同频还应该同相）。
2.理论分析和计算
2.1.模拟低通滤波器设计
我们将滤波器电路分为两部分，一部分为单位增益滤波电路，一部分为放大电路，实现放大0.2~4增益电路。
图2两种滤波器的幅频特性
1、采用多阶巴特沃斯（Butterworth）滤波器。
巴特沃斯的特点是在fo附近变成圆弧形，而且在阻带以-40Db/每十倍频的斜率滚降，因而贴切的称为最大平坦。
具有通带内最大平坦的振幅特性，且随f↗单调↘，其幅度平方函数具有如下形式：
式中，N为整数，称
为滤波器的阶数，N越大，通带和阻带的近似性越好，过渡带也越陡。
2、采用切比雪夫（Chebyshev）滤波器。
切比雪夫滤波器以引入通带起伏为代价，使过渡带曲线下降的斜率最大化。
由于切比雪夫滤波器可以用于低于巴特沃斯滤波器的阶次来实现过渡带截止频率，因而降低了电路的复杂性和价格。
然而切比雪夫在fo的不平坦，起伏大却是最大缺点。
如图2所示为两种滤波的幅度特性。
基于上述上述分析和题目中的要求，我们最终采用多阶巴特沃斯（Butterworth）滤波器。
我们通过使用TI公司设计滤波器设计软件filterpro来设计4阶巴特沃斯低通滤波电路。
见附录。
选用OP27放大器作为滤波电路的放大器，获得比较好的特性设计出符合要求的电路，误差在10%以内，且衰减高于40dB每十倍频。
2.2.伪随机码生成
伪随机码是利用线形移位寄存器输入与前一个状态是线性关系生成的多项式序列。
其基本结构如下图二所示：
图3基本线形移位反馈寄存器
题设中要求的噪声多项式为f2（x）=1+x+x4+x5+x12，则DFF12,DFF11,DFF8,DFF7的输出XOR作为DFF1的输入，即可生成要求伪随机码。
而信号多项式为f1（x）=1+x2+x3+x4+x8，则DFF8，DFF6，DFF5，DFF4的输出XOR作为DFF1的输入，即可生成要求信号序列。
2.3.曼彻斯特编码与同步信号提取
曼彻斯特编码是通信中无时钟传输的典型应用，其基本原理是将数据与时钟XOR（NXOR）得到的，即每个数据位都发生了跳变，其基本时序图如下图三所示：
图4曼彻斯特编码
根据曼彻斯特编码的特点，可以采用高频时钟对曼彻斯特编码的信号进行采样，分别得到其数据沿之间长度，则较小的即为同步信号周期的一半。
再从数据沿开始计数，即可得到同步信号。
具体细节请参见
2.4.眼图显示和测量
显示眼图可以采用两种方法，一种是用示波器外触发接信号同步时钟，信号输入通道并设置为外触发，然后调整水平时基，是示波器显示1.25个周期波形，然后打开余晖功能即可得到眼图；
另一种方法是外接VGA显示器,以25MHz高速AD对信号进行采样并提取出同步信号后,将采样后的数据根据同步信号分为每比特位,然后将每一位都显示到VGA上即可得到信号的眼图.
眼图的测量则采用AD对信号进行采样，通过计算幅度直方图得到逻辑‘1’的平均电压和逻辑‘0’的平均电压，两者之差则为其眼幅度。
3.电路设计
3.1.FPGA部分硬件设计
3.1.1.m序列生成器及曼彻斯特编码
m序列生成器及曼彻斯特编码模块使用FPGA内部DCM产生10MHz的噪声信号时钟，并使用移位寄存器来产生噪声信号。
而信号生成器则通过按键来输入10KHz-100KHz之间10KHz步进的频率，然后将对系统50MHz分频得到100Hz分辨率的DDS调节相位增量来得到相应的频率。
其相位增量与频率关系如表1所示：
表1相位增量与信号频率对照表
10KHz
20KHz
30KHz
40KHz
50KHz
60KHz
70KHz
80KHz
90KHz
100KHz
100
200
300
400
500
600
700
800
900
1000
m序列生成器及曼彻斯特编码模块的RTL示意图如图5所示：
图5m序列生成器及曼彻斯特编码模块
噪声发生器仿真波形如图6所示：
图6噪声发生器仿真波形图
信号发生器及曼彻斯特编码仿真波形如图7所示：
图7信号发生器及曼彻斯特编码仿真波形
3.1.2.同步信号提取
同步信号提取模块通过一个4位的状态机对编码的数据信号进行解码，并还原出原始同步信号时钟。
其控制状态机转换图如图8所示：
图8状态机转换图
状态机控制模块从编码的信号中得到时钟信号周期，然后将得到的时钟信号进行移相即可得到同步时钟信号。
其RTL电路原理图如图9所示：
图9同步信号提取模块RTL原理图
同步信号提取模块仿真波形图如图10所示：
图10同步信号提取模块仿真波形图
从上图可以看到，同步信号已经完美的提取出来了。
3.2模拟低通滤波器
模拟低通滤波器主要为设计三个满足题设要求的低通滤波器，本系统所设计的低通滤波器电路图11，图12，图13，图14，图15，图16所示：
图11100kHz截止频率滤波器电路图
图12100kHz截止频率滤波器波特图
图13200kHz截止频率滤波器电路图
图14200kHz截止频率滤波器波特图
图15500kHz截止频率滤波器电路图
图16500kHz截止频率滤波器波特图
3.3模拟低通滤波器增益控制
题设要求模拟低通滤波器增益0.2到4可调，因此设计了如下电路，通过调节电位器即可调节增益。
图17滤波器控制增益电路实现从0.2到4的增益电路
4.系统测试与结果分析
4.1.测试仪器
TDS2012B数字示波器1台，EE1641D函数信号发生器1台，数字万用表1
4.2.测试方法
以下测试数据中，数字信号频率和幅度均为单模块测试情况下的通过示波器得到的数据，而多个测量值则是多次测量取得的瞬时值。
4.3.测试数据（见表2，表3，表4，表5，表6）
表2：
数字信号V1的数据率
目标值（kbps）
实测值（kbps）
误差率
10
9.99600
0.040%
20
19.9840
0.080%
30
29.9010
0.330%
40
39.9336
0.166%
50
49.9002
0.199%
60
59.8086
0.319%
70
69.6379
0.517%
80
79.6179
0.478%
90
89.6058
0.438%
100
99.6016
0.398%
由上表可得到数据率从10KHz步进到100KHz的误差率远远低于题设要求的1%。
表3：
伪噪声数据传输率
目标值（Mbps）
实测值一（Mbps）
实测值二（Mbps）
实测值三（Mbps）
10
10.0000
10.0001
10.0000
由上表可得到伪噪声数据传输率的误差率远远低于题设要求的1%。
表4：
伪噪声100mV峰峰值
目标值（mv）
实测值一（mv）
实测值二（mv）
实测值三（mv）
100
103
107
96
3%
7%
4%
误差率
由上表可得到伪噪声100mV峰峰值的误差率也在基本要求的10%误差率之内。
表5:
眼幅度测量（V1为TTL电平,V3=100mV）
目标值（V）
实测值一（v）
实测值二（v）
实测值三（v）
3.3
3.01
2.91
2.98
表6：
低通滤波器参数测量（V1=1V，V3=100mV）
步进频率
100K
200K
500K
10K
1.02V
1.02V
1.02V
20K
1.02V
1.02V
1.02V
30K
1.02V
1.02V
1.02V
50K
1.00V
1.02V
1.02V
60K
0.96V
1.02V
1.02V
70K
0.89V
1.02V
1.02V
80K
0.82V
1.02V
1.01V
90K
0.76V
1.02V
1.02V
100K
0.69V
1.02V
1.02V
110K
0.65V
9.88V
1.02V
120K
0.54V
1.02V
1.01V
130K
0.50V
1.00V
1.02V
140K
0.47V
0.97V
1.02V
150K
0.48V
0.88V
1.02V
160K
0.42V
0.81V
1.02V
170K
0.39V
0.79V
1.00V
180K
0.33V
0.75V
1.02V
190K
0.35V
0.72V
1.00V
200K
0.27V
0.68V
1.02V
210K
0.25V
0.60V
1.01V
800KHz时衰减到4mV
1.5MHz时衰减到4mV
到300KHz以上才出现明显变化
350K
0.98V
400K
0.87V
450K
0.74V
500K
0.68V
550K
0.57V
到4MHz时，输出已经接近0V
带外衰减
-60db/十倍频
-60db/十倍频
-45db/十倍频
截止频率误差
5%
3%
5%
由上表可得到低通滤波器的带外衰减在40db/十倍频以上，而截止频率误差则远小于10%，满足题设的要求。
结论：
从测试数据可知，各项指标均满足题目要求或优于题目要求。
5.参考文献
[1]全国大学生电子设计竞赛组委会.全国大学生电子设计竞赛获奖作品
[2]王延伟罗亚非等大学生创新竞赛实战北京北京航天航空大学出版社出版.2009
[3]孙肖子,张企民.模拟电子技术基础[M].西安电子科技大学出版社.2001
[4]（美）赛尔吉欧·佛朗哥著基于运算放大器和模拟集成电路的电路设计
[5]XILINX公司官方网站
附录一：
滤波器PCB版图
图1滤波器PCB版图
升级会员 