数字电子钟逻辑电路设计 南理工.docx
《数字电子钟逻辑电路设计 南理工.docx》由会员分享，可在线阅读，更多相关《数字电子钟逻辑电路设计 南理工.docx（13页珍藏版）》请在冰点文库上搜索。
数字电子钟逻辑电路设计南理工
目录
一、设计简介·························································2
二、设计任务·························································3
三、数字钟实物图·····················································4
四、各组成单元的电路及工作原理·······································5
1、振荡器···························································5
2、计数器···························································6
（1）分、秒计数器·····················································6
（2）时计数器·························································8
3、译码显示电路·····················································9
4、校时电路·························································10
5、整点报时电路·····················································11
五、数字电子钟原理图················································13
六、元件表··························································14
七、设计心得························································15
八、参考文献························································16
设计简介
数字钟是一种用数字电路技术实现时、分、秒
计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
此次设计数字电子钟就是为了了解数字电子钟的原理，从而学会制作数字电子钟。
而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时序电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
数字电子钟同以下几部分组成：
石英晶体振荡器、分频器、秒脉冲发生器、校正电路、60进制的秒、分计时器和24进制计时计数器以及秒、分、时的译码显示部分等。
设计任务
一、技术要求
1、该设备能直接显示“时”、“分”、“秒”，24小时为一个计时周期；
2、当电路走时错误时，电路具有校时功能；
3、电路具有整点报时功能，报时声响为四低一高，最后一响正好为正点。
二、概述与基本组成
数字钟是一个将时、分、秒显示给人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外还有校时和报时功能。
所以，数字钟主要由脉冲源、计数器、译码器、数码管、校时电路和整点报时电路组成。
如图一所示：
数字钟实物图
各组成单元的电路及工作原理
1、振荡器
振荡器是数字电子钟的心脏，它是产生时间1HZ标准秒信号的电路。
在此数字电子钟，用来产生1HZ标准秒信号的振荡电路是将555定时器接成多谐振荡器。
该振荡器的组成如图二所示：
该电路的工作原理如下：
当555定时器输出（OUT）为高电平时，放电端（DIS）截止，电源端（Vcc）对电容C充电，充电回路为Vcc→R2→R1→C→地，电容两端的电压按指数规律上升，当上升到2/3Vcc时，555定时器输出变为低电平，放电端（DIS）导通。
此时，电容C开始放电，随着放电的进行，电容两端的电压按指数规律下降，当电容电压下降到1/3Vcc时，555定时器输出又变为高电平，放电端（DIS）截止，电容C又开始充电。
如此循环下去，就会在输出端（OUT）产生幅度一定、周期一定的矩形脉冲波。
根据电容充、放电时间，可以计算出图二所示用555定时器接成多
谐振荡器的输出矩形脉冲波的周期计算公式为：
T≈0.69（R1+2R2）C
（1）
取由图二所示的元件参数，即R1=R2=10kΩ,C=47μF，计算该电路产生的矩形脉冲波的周期为：
T≈0.69×（10×103+2×10×103）×47×10-6=0.9729s=972.9ms
则图二的电路可以产生为数字钟提供的1HZ标准秒信号。
对图二电路进行测试，得出以下结果。
（如图二（A）所示，为仿真示波器的仪器面板的一部分。
）
由图二（A）可以看出，输出波形为矩形脉冲波，指针1和指针2之间部分为该脉冲波的一个周期，由面板中的最右的“T2-T1”方框中的数据可知，测试得出的矩形脉冲波的周期为979.6666ms，与利用公式
（1）进行的理论计算的结果（972.9ms）基本上一致。
从而能为整个数字钟提供一个1HZ的标准秒信号。
2、计数器
有了标准秒信号后，就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个60进制（分、秒）、一个24进制（时）计数器。
将这些计数器适当连接，就可以形成时、分、秒的计数，从而实现计时功能。
若计数器从0时、0分、0秒开始计数，那么任何时刻计数器里的数就表示该时刻的时间。
在此数字钟，用同步十进制加法计数器74160来分别组成时、分、秒计数器。
（1）分、秒计数器
分、秒计数器都是由两个同步十进制加法计数器级联而成，其中个位连接成10进制加法计数器，十位连接成6进制加法计数器，再通过由振荡器产生的标准秒信号作用来实现60进制计数功能。
此数字钟的分、秒计数器的组成。
如图三所示。
图三
该电路的工作原理如下：
以秒计数器为例来讲述两个计数器的工作原理。
如图四，用同步十进制加法计数器74160A、B级联组成了60进制加法计数器。
计数器A组成了10进制加法计数器，其起始状态为QA4QA3QA2QA1=0000（秒个位），QB4QB3QB2QB1=0000（秒十位）。
当标准秒信号上升沿到达时，计数器A开始计数，从0000至1001，即从0至9，当到达状态1001，即9的时候，计数器A的进位端（RCOA）产生了为高电平的进位信号（该进位端直接与秒十位计数器B的时钟脉冲端（CLKB）相连），进位信号进入秒十位的时钟脉冲端作为计数器B的时钟脉冲信号，使秒十位开始计数。
重复以上计数器A的工作过程，当计数器B到达过渡状态0110时，在QB3端及QB2端分别产生了为高电平信号，因为计数器B是采取异步复位反馈法连接成60进制加法计数器，所以该信号通过与非门1形成低电平的复位信号并反馈到计数器B的复位端（CLR`B），使整个秒计数器全部回复起始状态，秒计数器重新计数。
同时，因为该复位端又与整个分计数器的时钟脉冲端（CLKC及CLKD）直接相连，所以该复位信号也作为分计数器的时钟脉冲信号，使分计数器也进行计数。
分计数器的工作原理与秒计数器基本相同，其区别在于:
分计数器的时钟脉冲信号为秒十位的与非门1产生的复位信号;以及分十位产生的复位信号作为时计数器的时钟脉冲信号。
（2）时计数器
时计数器也是由两个同步十进制加法计数器采用异步复位反馈法级联而成，但其时钟脉冲信号是来自分十位的复位信号；而该计数器的复位信号是采样自时个位的QE3端以及时十位的QF2端。
此数字钟的时计数器的组成如图四所示。
图四
该电路的工作原理如下：
时计数器的起始状态为QE4QE3QE2QE1=0000（时个位），QF4QF3QF2QF1=0000（时十位）。
当分十位复位信号的上升沿到达时，计数器E开始计数，从0000至1001，即从0至9，当到达过渡状态1001，即9的时候，计数器E的进位端（RCOE）产生了为高电平的进位信号,该信号另使能端（ENTF）为高电平，计数器F开始计数。
重复以上计数器E的工作过程，当计数器E到达状态0100，计数器F到达状态0010时，在QE3端和Qf2端分别产生了高电平信号，因为整个时计数器是采用异步复位反馈法级联而成，所以该信号通过与非门形成低电平的复位信号并反馈到计数器E和计数器F的复位端（CLR`E及CLR`F）。
使整个时计数器全部回复起始状态，时计数器重新计数。
3、译码显示电路
当数字钟的计数器在标准秒信号的作用下，按60秒为1分、60分为
1小时、24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号，这就需要将计数器的状态进行译码并将其显示出来。
在此数字钟，用七段字型译码器7448和七段字型数码显示器组成译码显示电路。
其组成如图五所示。
图五
该电路的工作原理如下：
因为七段字型译码器7448的输出为高电平，所以七段字型数码显示器内部的发光二极管采用共阴极接法。
8421BCD码由7448的代码输入端Q4~Q1（D~A）输入，通过7448进行译码，译码后的信号在7448的译码输出端（OA~OG）输出，用该信号来控制七段字型数码显示器内部的发光二极管的导通和截止，从而就能清晰地显示出译码的结果。
由于发光二极管的正向工作电压一般为1.5~3V，译码器的输出推动信号需要几毫安至十几毫安，为防止发光二极管因过流而损坏，所以在译码器和数码显示器间接入排电阻，从而保护了数码显示器内的发光二极管。
4、校时电路
校时电路是为了在数字钟指示不准或停摆时对其进行校准。
在此数字钟，采用了“快速校时法”。
如图六所示，此图为分计数器的校时电路的原理图。
与非门1、2构成了基本RS触发器，可以将标准秒信号送至分计数器的时钟脉冲端。
图六
该电路的工作原理如下：
与非门1输入端A接0，与非门2输入端B接1，则与非门1和2输出分别为1和0，则与非门4的输出始终为1，与非门3输出被反相的标准秒信号。
因为与非门5的输入端分别为与非门4和与非门3的输出端，所以与非门5的输出端为标准秒信号。
当开关K打在F端时，标准秒信号没有通过开关K到达分计数器的时钟脉冲端，分计数器正常工作；当开关K打在E端时，标准秒信号可以通过开关K到达分计数器的时钟脉冲端，从而使分计数器快速计数，达到校时目的。
5、整点报时电路
数字钟正点报时功能是最基本的功能之一。
该功能要求是：
当离正点差10秒时，每隔1秒鸣叫1次，每次持续1秒，共响5次，前4次为500Hz的低音，最后一次为1000Hz的高音。
在此数字钟，用门电路和蜂鸣器组成整点报电路，其原理图如图七所示。
图七
该电路的工作原理如下：
令分十位为QD4QD3QD2QD1，分个位为QC4QC3QC2QC1，秒十位为QB4QB3QB2QB1，秒个位为QA4QA3QA2QA1。
根据整点报时电路的功能要求，即在59分51秒、53秒、55秒、57秒时，500Hz的蜂鸣器鸣叫;在59分59秒时，1000Hz的蜂鸣器鸣叫。
所以分计数器的状态不变，为QD4QD3QD2QD1=0101（分十位），QC4QC3QC2QC1=1001（分个位）；秒十位状态也不变，为QB4QB3QB2QB1=0101。
则在图七中，Y1=Y6=QD1QD3QC1QC4=1;Y4=QB1QB3=1。
从而Y2=Y1Y4=1,与门3被打开；Y7=Y6Y4*1=1。
当为51秒时，QA4QA3QA2QA1=0001，则Y8=Y7QA4`QA1*1=1；同理，当为53秒、55秒、57秒时，秒个位QA4QA3QA2QA1的状态分别为0011、0101、0111，此时QA4=0，QA1=1，则Y8=1，Y5=QA4QA1=0，从而使Y3=Y2Y5=0。
所以，在此四个时刻，Y8都为高电平，Y3都为低电平，使与门9打开，与门3关闭，令500Hz的蜂鸣器都有鸣叫，1000Hz的蜂鸣器没有鸣叫。
当时间到达59秒时，秒个位的状态QA4QA3QA2QA1为1001，此时QA4=1，QA1=1，则Y8=0；Y5=1，从而使Y3=1。
所以，在此时刻，Y8都为低电平，Y5为高电平，使与门9关闭，与门3打开，令500Hz的蜂鸣器没有鸣叫，1000Hz的蜂鸣器有鸣叫。
为此，通过控制与门9及与门3的开闭，来控制两个不同频率的蜂鸣器的鸣叫，从而达到整点报时的目的。
数字电子钟原理图
元件表
名称
型号/数值
数量
电阻
1kΩ
2
10kΩ
3
电容
0.01μF
1
47μF
1
排电阻
1kΩ×7
6
按压式开关
-----
3
蜂鸣器
500Hz/3V
1
1kHz/3V
1
干电池
9V
1
555定时器
5G1555
1
4位同步十进制加法
计数器
74LS160
6
4重2输入与非门
74LS00
5
2重4输入与门
CT4082
2
4重2输入与门
74LS08
1
7段字型译码器
74LS48
6
7段数码显示器
LT457
6
设计心得
通过此次的课程设计，初步了解到电子电路的设计过程、设计的方法。
对相关的元、器件和集成块的实际应用，有了更深一步的认识。
对老师提出的问题能准确地进行分析和最终得到解决。
学会了查找有关的工具书来解决设计中出现的问题。
在设计过程中能发现一些平时没有遇见的问题。
复习了Word的使用方法。
数字电子钟的计时功能是依靠计数器的计数、进位完成的。
而数字钟的精度是依靠计数器的触发脉冲的频率精度——1Hz。
晶体振荡器电路和分频器电路设计是最重要的。
由于设计时间短，有不足的地方，希望老师体谅。
参考文献
1、任为民主编：
《电子技术基础课程设计》，中央广播电视大学出版社，1997年。
2、阎石主编：
《数字电子电路》，中央广播电视大学出版社，1993年。
3、任为民，沈雅芬编：
《数字电子电路学习和实验指导》，中央广播电视大学出版社，1993年。
4、李亚伯主编：
《数字电路与系统》，电子工业出版社，1998年。
5、《电子仿真软件TinaPro学习指导》，广州广播电视大学。
升级会员 