数电实验一.docx

数电实验一.docx

《数电实验一.docx》由会员分享，可在线阅读，更多相关《数电实验一.docx（13页珍藏版）》请在冰点文库上搜索。

数电实验一

实验注意事项

一、做好预习

1．实验前要认真阅读实验指导书，明确实验目的，理解有关原理，熟悉实验电路内容、步骤及实验中的注意事项。

2．在实验课上，教师要对预习情况进行抽查提问，抽查通不过者暂不得参加本次实验。

二、认真实验

1．实验时，应严格按照实验步骤进行，各种元器件应事先检验好坏，电子仪器应调试完好。

2．接线部分，每组学生可分工进行，但在接线完毕后，每个学生都要对全部接线进行检查。

共同确认无误后，再请教师复查。

如指导教师发现错误，应由学生自己改正。

最后经教师许可后，方可接电源，不得带电操作。

3．在实验过程中，如发现不正常现象（如稳压电源所指示的电压突降为零、电流过大、电压过高等），应立即断开电源，在教师指导下，共同分析检查原因；

4．在测试数据中，一组学生应共同读取数据，并加以记录；

5．实验过程中，应切实注意安全操作，防止触电事故；

6．实验完毕后，先由本人检查实验是否符合要求，然后再请教师检查，经教师认可后再拆线，并将所有设备、元件放回原处，离开实验室。

7．要爱护国家财产，注意节约材料。

凡实验室的一切物品（包括导线、工具等）均不得私自带出实验场所，若发生仪器设备损坏事故，应立即报告指导教师，并到实验室办理事故登记和处理手续。

8．室内仪器设备，不准任意搬动调换。

9．遵守实验室规则，实验时要严肃认真，保持安静、整洁的学习环境。

三、实验报告

1．报告由每人分别写出；

2．报告应按实验指导书规定的要求抄写，字迹要清楚；

3．凡指导教师认为不合格者，应退回重写；凡不交实验报告者，以缺席论。

实验一　TTL集成逻辑门的逻辑功能与参数测试

　　一、实验目的

　　1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法

　　2、掌握TTL器件的使用规则

3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法

　　二、实验原理

本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。

其逻辑框图、符号及引脚排列如图2－1（a）、（b）、（c）所示。

（b）

（a）（c）

图2－174LS20逻辑框图、逻辑符号及引脚排列

1、与非门的逻辑功能

　　与非门的逻辑功能是：

当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。

）

其逻辑表达式为Y＝

2、TTL与非门的主要参数

[注意]：

TTL电路对电源电压要求较严，电源电压VCC只允许在＋5V±10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。

（1）电压传输特性

门的输出电压vO随输入电压vi而变化的曲线vo＝f（vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT及抗干扰容限VNL、VNH等值。

测试电路如图2－4所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线。

图2－4传输特性测试电路

（2）平均传输延迟时间tpd

tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图2－5所示。

（a）传输延迟特性（b）tpd的测试电路

图2－5

图2－5（a）中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为

tpd的测试电路如图2－5（b）所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。

其工作原理是：

假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。

电路中其它各点电平也跟随变化。

说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。

因此平均传输延迟时间为

TTL电路的tpd一般在10nS～40nS之间。

74LS20主要电参数规范如表2－1所示

表2－1

参数名称和符号

规范值

单位

测试条件

直流参数

通导电源电流

ICCL

＜14

mA

VCC＝5V，输入端悬空，输出端空载

截止电源电流

ICCH

＜7

mA

VCC＝5V，输入端接地，输出端空载

低电平输入电流

IiL

≤1.4

mA

VCC＝5V，被测输入端接地，其他输入端悬空，输出端空载

高电平输入电流

IiH

＜50

μA

VCC＝5V，被测输入端Vin＝2.4V，其他输入端接地，输出端空载。

＜1

mA

VCC＝5V，被测输入端Vin＝5V，其他输入端接地，输出端空载。

输出高电平

VOH

≥3.4

V

VCC＝5V，被测输入端Vin＝0.8V，其他输入端悬空，IOH＝400μA。

输出低电平

VOL

＜0.3

V

VCC＝5V，输入端Vin＝2.0V，

IOL＝12.8mA。

扇出系数

NO

4～8

V

同VOH和VOL

交流参数

平均传输延迟时间

tpd

≤20

ns

VCC＝5V，被测输入端输入信号：

Vin＝3.0V，f＝2MHz。

三、实验设备与器件

1、+5V直流电源2、逻辑电平开关

3、逻辑电平显示器4、直流数字电压表

5、示波器6、74LS20×2、1K、10K电位器

（注：

1、2、3、6可由数字电路实验箱提供）

四、实验内容

　　在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。

1、验证TTL集成与非门74LS20的逻辑功能

按图2－6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与

“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。

门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。

按表2－2的真值表逐个测试集成块中两个与非门的逻辑功能。

74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。

表2－2

输　　入

输出

An

Bn

Cn

Dn

Y1

Y2

1

1

1

1

0

1

1

1

1

0

1

1

1

1

0

1

1

1

1

0

2、74LS20主要参数的测试

（1）接图2－4接线，调节电位器RW，使vi从OV向高电平变化，逐点测量vi和vO的对应值，记入表2－3中。

表2－3

Vi（V）

0

0.2

0.4

0.6

0.8

1.0

1.5

2.0

2.5

3.0

3.5

4.0

…

VO（V）

*（选做）

（2）按图2－5（b）接线并进行测试，用示波器观测输出波形的周期（频率），并计算出tpd值。

将测试结果记入表2－4中。

表2－4

F（MHz）

tpd=T/6（ns）

五、实验报告

　　1、记录、整理实验结果，并对结果进行分析。

2、画出实测的电压传输特性曲线，并从中读出各有关参数值。

六、集成电路芯片简介

数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图2－1所示。

识别方法是：

正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。

在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。

如74LS20为14脚芯片，14脚为VCC，7脚为GND。

若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

七、TTL集成电路使用规则

　　1、接插集成块时，要认清定位标记，不得插反。

　　2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。

电源极性绝对不允许接错。

　　3、闲置输入端处理方法

（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。

但易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

（2）直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压（＋2.4≤V≤4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。

（3）若前级驱动能力允许，可以与使用的输入端并联。

　　4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。

当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时，输入端相当于逻辑“1”。

对于不同系列的器件，要求的阻值不同。

　　5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除外）。

否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1KΩ。

实验二　CMOS集成逻辑门的逻辑功能与参数测试

一、实验目的

　1、掌握CMOS集成门电路的逻辑功能和器件的使用规则

　2、学会CMOS集成门电路主要参数的测试方法

二、实验原理

1、CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于

一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。

CMOS集成电路的主要优点是：

（1）功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。

（2）高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。

（3）接近理想的传输特性，输出高电平可达电源电压的99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。

（4）电源电压范围广，可在＋3V～＋18V范围内正常运行。

（5）由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。

在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。

　2、CMOS门电路逻辑功能

　　尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。

本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。

各集成块的逻辑功能与真值表参阅教材及有关资料。

　3、CMOS与非门的主要参数

　　CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。

4、CMOS电路的使用规则

由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。

CMOS电路的使用规则如下：

（1）VDD接电源正极，VSS接电源负极（通常接地⊥），不得接反。

CC4000系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。

（2）所有输入端一律不准悬空

闲置输入端的处理方法：

a）按照逻辑要求，直接接VDD（与非门）或VSS（或非门）。

b）在工作频率不高的电路中，允许输入端并联使用。

　（3）输出端不允许直接与VDD或VSS连接，否则将导致器件损坏。

　（4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。

（5）焊接、测试和储存时的注意事项：

a、电路应存放在导电的容器内，有良好的静电屏蔽；

b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；

c、所有的测试仪器必须良好接地；

三、实验设备与器件

1、+5V直流电源2、双踪示波器

3、连续脉冲源4、逻辑电平开关

5、逻辑电平显示器6、直流数字电压表

7、直流毫安表8、直流微安表

9、CC4011、TC4001、CC4071、CC4081、电位器100K、电阻1K

四、实验内容

1、验证CMOS各门电路的逻辑功能，判断其好坏。

验证或非门TC4001逻辑功能，其引脚见附录。

以TC4001为例：

测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表3－1中。

输入

输出

A

B

Y1

Y2

Y3

Y4

0

0

0

1

1

0

1

1

表3－1

图3－1与非门逻辑功能测试

五、预习要求

1、复习CMOS门电路的工作原理

2、熟悉实验用各集成门引脚功能

3、画出各实验内容的测试电路与数据记录表格

4、画好实验用各门电路的真值表表格

5、各CMOS门电路闲置输入端如何处理？

六、实验报告

根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。