DSP最小系统原理图设计说明文档格式.doc

DSP最小系统原理图设计说明文档格式.doc

《DSP最小系统原理图设计说明文档格式.doc》由会员分享，可在线阅读，更多相关《DSP最小系统原理图设计说明文档格式.doc（20页珍藏版）》请在冰点文库上搜索。

在Modem器件中，DSP更是成效卓著，不仅大幅度提高了传输速率，且具有接收动态图像能力。

另外，可编程多媒体DSP是PC领域的主流产品。

以XDSLModem为代表的高速通信技术与MPEG图像技术相结合，使得高品位的音频和视频形式的计算机数据有可能实现实时交换。

目前的硬盘空间相当大，这主要得益于CDSP（可定制DSP）的巨大作用。

预计在今后的PC机中，一个DSP即可完成全部所需的多媒体处理功能。

DSP也是消费类电子产品中的关键器件。

由于DSP的广泛应用，数字音响设备的更新换代周期变得非常短暂。

用于图像处理的DSP，一种用于JPEG标准的静态图像数据处理；

另一种用于动态图像数据处理。

1.2DSP的特点

DSP芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。

DSP系统以DSP芯片为基础，具有以下优点。

1．高速性，DSP运行速度高达1000MIPS以上

2．编程方便，可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。

3．稳定性好，DSP系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。

4．可重复性好，数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试TMS320VC5402最小系统原理图设计和大规模生产。

5．集成方便，DSP系统中的数字部件有高度的规范性，便于大规模集成。

6．性价比高,常用的DSP价格在5美元以下。

2TMS320VC5402的硬件结构

TMS320VC5402是TI的第七代DSP产品之一，它具有优化的CPU结构，内部有1个40位的算术逻辑单元（包括一个40位的桶式移位寄存器和2个独立的40位累加器），一个17×

17的乘法器和一个40位专用加法器，16K字RAM空间和4K×

16bitROM空间。

共20根地址线，可寻址64K字数据区和1M字程序区，具有64KI/O空间。

处理速度为l00MIPS，速度高、功耗低。

TMS320VC5402采用修正的哈佛结构和8总线结构（4条程序/数据总线和4条地址总线），以提高运算速度和灵活性。

在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。

修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。

与修正的哈佛结构相配合，TMS320VC5402还采用了一个6级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有1至6条不同的指令在同时工作，每条指令工作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。

TMS320VC5402的硬件结构具有硬件乘法器、8总线结构、功能强大的片内存储器配置和低功耗设计的特点。

因此，可以进行高速并行处理，同时，集成度高可节省硬件开销，提高系统抗干扰性。

它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务，因此，它是集数字信号处理与通用控制电路于一体的多功能低功耗微处理器。

综上所述TMS320VC5402的CPU结构特征如下。

（1）具有高性能的改进的哈佛总线结构，即具有三条独立的16bit数据存储器总线和一条16bit的程序存储器总线。

（2）具有一个40bit的算术逻辑单元，包括一个40bit的筒形移位器和两个独立的加法器。

（3）17×

17bit的并行乘法器与专用的40bit加法器相结合。

（4）具有专用于Viterbi蝶形算法的比较、选择、和存储单元（CSSU）。

（5）指数译码器可以在一个指令周期内求一个40bit累加数的指数值，这里的指数定义为累加器中没有数据占用的位数的个数减去8。

（6）两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元（ARAU）。

3TMS320VC5402最小系统设计

3.1系统硬件组成

基于TMS320C5402最小系统系统框图。

此最小系统主要由时钟及复位电路、JTAG仿真调试接口电路以及供电系统，外加WATCHDOG电路等模块构成。

系统框图如下：

图3-1最小系统框图

3.2各功能模块设计

3.2.15V电源产生电路设计

电源电路为系统中DSP芯片及其他元器件提供电源。

设计时主要从电源电压结构、电流要求及加电次序等三个方面考虑。

TMS320VC5402采用了低电压方式，可以大大降低DSP芯片的功耗，DSP芯片的电源分两种，即内核电源（CVdd）和I/O电源（DVdd）。

I/O电源采用3.3V电压，内核供电为1.8V。

5V电源产生电路主要功能是将220V的市电经变压器降成9V交流电，通过整流桥整流、电容滤波、再通过三端集成稳压器78L05输出稳5V电压，为TPS73HD318提供5V输入。

电路连接图如下。

图3-2电源产生电路原理图

3.2.2TMS320C5402的电源设计

TMS320VC5402系统需要的电源类型：

CPU核电源、I/O电源。

上电次序：

CPU内核先于I/O上电，后于I/O掉电。

数字部分和模拟部分独立供电。

以芯片TPS73HD318设计DSP的电源，TPS73HD318采用了双电源供电机制，以获得更好的电源性能，其工作电压为3.3V和1.8V。

与3.3V供电相比，1.8V供电可以大大降低功耗。

外部接口引脚仍采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平转换。

芯片还提供了两个宽度为200ms的低电平复位脉冲。

给TPS73HD318提供5V输入，就可以得到3.3V、1.8V的输出电压，其设计原理图如下图所示。

图3-3TMS320C5402电源原理图

3.2.3时钟电路和JTAG接口电路设计

TMS320VC5402内部有震荡电路，外接晶体及负载电容即可正常工作。

当然也可以不使用内部震荡电路，直接输入时钟信号。

当使用外接晶体时，要配置正确的负载电容（0-30pF），使输出时钟频率精确、稳定。

TMS320VC5402有片内锁相环PLL（Phase-LockedLoops）可以对输入的时钟信号进行分频或者是倍频。

TMS320VC5402片内PLL分频及倍频系数由片内寄存器CLKMD控制，CLKMD上电时的值由上电时对外部管脚CLKMD1、CLKMD2、CLKMD3电平采样设定。

JTAG是JointtestActionGroup的简称，又称JTAG口，它是一符合IEEEStd1149.1边界扫描逻辑标准的标准接口。

它主要用于在硬件上对DSP进行实时在线仿真测试和DSP程序的下载，它提供对所连接设备的边界扫描，同时也可以用来测试引脚到引脚的连续性，以及进行DSP芯片的外围器件的操作测试。

本次设计利用DSP芯片内部的振荡器构成时钟电路，在芯片的Xl和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器。

目前流行的DSP都备有标准的JTAG（JointTestActionGroup）接口，主要用于在线仿真调试。

本设计中DSP和仿真器之间的连接电缆超过6in，将数据传输脚加上驱动，此上拉电阻取10K。

两模块与TMS320C5402的连接方式如图所示。

图3-4时钟电路和JTAG接口原理图

3.2.4复位和WATCHDOG电路设计

TMS320VC54X复位有三种方式，即上电复位、手动复位、软件复位。

前两种是通过硬件电路实现的复位，后一种是通过指令方式实现的复位。

在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状态开始。

这段低电平时间应该大于系统的晶体振荡启振时间，以便避开振荡器启振时的非线性特性对整个系统的影响。

工作中复位则要求复位的低电平至少保持6个时钟周期，以使芯片的初始化能够正确完成。

当时钟电路工作后，只要在RS引脚上出现2个外部时钟周期以上的低电平，芯片内部所有电路寄存器都初始化复位。

只有当此引脚变为高电平后，芯片内的程序才可以从0FF80h地址开始执行。

通过按钮实现复位操作。

当按钮按下时，将电容C12上的电荷通过按钮串接的电阻R3释放掉，使电容C12上的电压降为0。

当按钮松开时，由于电容C12上的电压不能突变，所以通过电阻R2进行充电，充电时间由R2C12的乘积值决定，一般要求大于5个外部时钟周期，可根据具体情况选择。

这样就可以实现手动按钮复位。

看门狗电路起着监视DSP动作的作用。

系统在运行过程中通过I/O输出给看门狗的输入端WDI脚正脉冲，两次脉冲时间间隔不大于1.6s，则引脚永远为高电平，说明DSP程序执行正常。

但如果程序跑飞，就不可能按时通过I/O输出发出正脉冲。

当两次发出正脉冲的时间间隔大于1.6s时，看门狗便使置为低电平，将使系统复位。

两模块的连接方式如图所示。

图3-5复位电路原理图

3.2.5存储器扩展

TMS320VC5402片内有4k×

16bits的ROM和16k×

16bits的DARAM。

用户的程序不能直接写在片上ROM上，一般来说，应该在片外扩展存储器用来存放用户的程序代码。

另外，考虑到系统运行中，DSP往往要做大量的数据处理工作，经常有一些采集到的或生成的数据需要及时进行存储或调用，因此当片上16k的DARAM不够用时，需要外部扩展数据存储器。

TMS320VC5402只能外接异步存储器。

同步存储器接口是数据、地址和控制总线使用统一的时钟进行同步，如SDRAM、同步FIFO等。

异步存储器接口是数据、地址和控制总线无统一的时钟进行同步，如SRAM、FLASH等。

FLASH接口控制信号的生成与SRAM基本相同，所不同的是在对FLASH进行读写的时候等待周期要设得更长，具体值要根据5402的当前频率以及不同型号FLASH的数据手册。

FLASH在写入的时候与SRAM不同，必须使用擦除和写入命令序列，厂商不同，命令序列稍有不同。

MS320VC5402在外接存储器时的注意事项：

如没有使用的管脚要做适当的处理：

READY和HOLD上拉。

如果外部总线上挂接的设备较多，应适当的添加总线驱动设备，如244，245等。

为了布线的方便，SRAM的地址和数据总线可以适当的交换，而FLASH不行。

图3-6SRAM存储器与5402接口

TMS320VC5402提供了两种程序运行方式：

微处理器方式和微计算机方式。

系统复位时，CPU会自动检测引脚的状态，来判断采用哪种方式运行程序。

微计算机方式是通过引导程序将用户代码从外部加载至片内RAM或扩展的RAM中，以便实现高速运行。

微计算机方式省去了对DSP片内ROM进行掩膜编程等操作，节省了大量费用，并且可以使用户代码存储在片外相对慢速、非易失性器件中，而装载运行于高速器件，提高了运行速度，因此被广泛采用。

5402提供了多种引导模式。

如图3-7所示:

图3-7存储器扩展电路

图3-7为使用并行引导模式为5402外扩存储器电路图。

图中，SST29LE010是SST公司的29系列128k×

8bits多用途闪速存储器（FLASH）中的一种，它采用低电压（3．0～3．6V）供电。

可直接与DSP连接。

根据并行引导模式的特点，将FLASH配置为5402的外扩数据存储器。

4最小系统设计原理图

总结

作为一个电信本科生，掌握DSP系统的设计技术是非常重要的，通过对本课题的学习，了解了DSP最小系统的设计及应用，锻炼独立设计电路的能力和动手能力。

这次课程设计我学到了很多东西，尤其是做好一件事实在是不容易，特别是在准备不足的情况下，更是难上加难。

幸运地是在课程设计过程中我得到了广大老师和同学的帮助，特别是得到了老师的分析与讲解！

他严谨的治学态度和对问题的分析方法以及解决问题方法，使我一生受用！

同时我也学会了怎么在浩瀚如海的大堆资料里搜集自己所需要的东西，怎样与人沟通去完成一件事。

通过这次设计,我对所学的专业课知识有了更深的理解，尤其是DSP最小系统和微型计算机控制技术方面的认识。

在设计过程中，查阅了大量的中外文资料，解决了不少难题。

我也看到了自身地不足之处，专业知识不是很过硬，缺乏对问题地分析能力,还有自己知识储备的不足,使得搞课程设计时,不知从何处下手。

所以说，无论何时都需要认真地学好专业知识以及其他相关知识，充实自己。

另外本次设计提升了我分析问题和解决问题的能力，增强了我对学习的自信心，相信这对设计会对我以后的工作和学习有重要的帮助作用。

参考文献

【1】汪安民．TMS320C54xxDSP实用技术．北京：

清华大学出版社，2002

【2】张雄伟．DSP芯片的原理与开发应用．北京：

电子工业出版社，2003

【3】张雄伟．DSP集成开发与应用实例．北京：

电子工业出版社，2002

【4】朱铭锆．DSP应用系统设计．北京：

电子工业出版社，2002

【5】李利．DSP原理及应用.北京：

中国水利水电出版社，2004

【6】邹理和．数字滤波器.北京：

清华大学出版社，1995

附录

1、DSP图

2、扩展图