DAC0832中文资料.docx

DAC0832中文资料.docx

《DAC0832中文资料.docx》由会员分享，可在线阅读，更多相关《DAC0832中文资料.docx（30页珍藏版）》请在冰点文库上搜索。

DAC0832中文资料

D/A转换器DAC0832

DAC0830/DAC0832

8位μP兼容、双缓冲D/A转换器

总述

DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。

旨在直接与8080，8048，8085，Z80及其他通用的微型处理器进行相接。

存储的硅铬R-2R电阻梯形网络将参考电流分开，并为电路提供合适的温度处理特性（全范围最大线性温度误差的0.05%）。

电路利用CMOS电流开关和控制逻辑来取得最少的电能损耗和最小的输出泄露电流误差。

特殊的电路也能提供TTL逻辑输入电压的水平兼容。

双缓冲可以使这些D/A转换器在获取下一个数位字时输出相应一个数位字的电压。

这就使得任何一个D/A转换器均可进行同步更新。

D/A转换器0830系列是8位的可兼容微型处理器的D/A转换器的集合。

特征

⏹双缓冲，单缓冲，或流通数字数据输入

⏹可容易地与12位1230系列D/A转换器进行互换且插脚兼容

⏹可直接与所有流通的微型处理器相接

⏹线性指定为零，且只能进行全面调整——不是最佳直线拟合

⏹在±10V全参考4象限倍增中工作

⏹可用于电压转换模式

⏹逻辑输入满足TTL电压水平说明（1.4V逻辑门限值）

⏹需要时，可运行“STANDALONE”（没有μP）

⏹存在于20插脚小型或者模塑芯片运载包中

性能及规格描述

⏹电流设置时间：

1μs

⏹分辨率：

8位

⏹线性度：

8，9或者10位（保证温度）

⏹低功耗：

20mW

⏹单电源提供：

直流5-15V

典型应用

图1典型应用连接

连接图

图2双行和小外形封装

图3封装图

绝对最大额定参数（注解1，2）

如果需要军事/航空特定设备，请联系国家半导体销售中心/分支机构咨询其有效性及性能。

电源电压（VCC）17V直流电压

输出电压VCC-GND

输入VREF±12V

储存温度范围-65°C至+150°C

封装耗散当TA=25℃（注3）500Mw

直流电压的应用IOUT1或IOUT2（注4）-100mV到VCC

公共服务电子化Susceptability（注4）800V

焊接温度（焊接，10秒。

）

双行包（塑料）260℃

双行包（陶瓷）300℃

表面贴装式封装

气相（60秒。

）215摄氏度

红外（15秒。

）220摄氏度

运行条件

温度范围

零件编号后缀为“LCN”的零件0℃至+70°C

零件编号后缀为“LCWM”的零件0℃至+70°C

零件编号后缀为“LCV”的零件0℃至+70°C

零件编号后缀为“LCJ”的零件-40°C至+85°C

零件编号后缀为“LJ”的零件-55°C至+125°C电压在任何数字输入虚拟通道连接至GND

电参数

除非有特殊说明，否则VREF=10.00VDC。

转换参数

Z

注1：

绝对最大额定值指当超过这个值时，电器设备可能损坏。

当超过指定值，DC和AC不适合工作。

注2：

所有电压均指与地之间的压值，除非另有说明。

注3：

在最大功耗必须降在最高温度以下，用TJMAX、qJA和环境温度表示，在任何温度下，最大额定功率PD=（TJMAX−TA）/qJA，或在被给定的最大决定额度值中最小的一个。

对这个器件，TJMAX=125°C（塑料）or150°C（陶瓷），而典型的节点到环境的J包热阻也是这个温度。

当板子安装是在80°C/W，N包是100°C/W，V包是120°C/W。

注4：

对于目前的开关应用，既IOUT1和IOUT2必须到地面或“虚拟地”的运算放大器。

线性误差减小大约VOS/VREF。

例如，如果VREF=10V,加一个1mV的补偿VOS，在IOUT1或IOUT2将引进一个额外的0.01%的线性误差。

注5：

测试范围得保证在国家的AOQL水平（平均出厂质量水平）。

注6：

保证，并不是100％产品测试。

这些限制不被用来计算即将出厂的质量水平。

注7：

保证VREF=±10VDC，VREF=±1VDC.

注8：

“FSR”代表“FullScaleRange”。

“线性误差”和“电源排斥”是根据本单位来消除对特殊VREF值得依赖和说明这部分的真正执行情况。

DAC0832的线性误差是0.05%的FSR（MAX）。

这样可以保证在负零和全面调整（见第2.5和2.6）后，256个模拟电压输出值都将在通过零点和满幅的直线的0.05%xVREF中。

注9：

被测试的黑体只适用于以LJ和LCJ为后缀的部分。

注10：

当Rfb=20K,VREF=10V时，一个100mA的泄漏电流相当于（100x10-9x20x103）的零误差，这是FS的0.02%。

注11：

整个输入脉冲必须在规定的数据间隔，以与特定的tW,tDS,tDH和tS相匹配。

注12：

一般是在25°C，代表最有可能的参数标准。

注13：

人体模式，100pF电容通过一个1.5kW电阻。

转换波形

封装引脚的定义

控制信号

（所有的控制信号被水平激活）

CS：

芯片选择（低电平工作）CS与ILE结合可使发挥WR1.作用。

线性误差

ILE:

数据输入允许锁存信号引脚（高电平有效），与CS一起选通输入寄存器WR1。

WR1:

输入寄存器写选通信号，当WR1为高电平时，输入锁存器的数据开始锁存，当ILE为高电平，同时CS和WR1为低电平，输入锁存器数据更新。

WR2:

写选通信号2（低电平有效）。

这个信号和XFER逻辑组合，使输入寄存器的8位数据打入DAC寄存器并开始D/A转换。

XFER:

传送控制输入线，低电平有效，使WR2工作。

其他引脚功能：

DI0-DI7:

数据输入端，DI0是最低信号输入位（LSB），DI7是最高信号位（MSB）

IOUT1：

DAC电流输出1端。

当数模转换锁存器全1或全0时，IOUT1为最大值。

IOUT2:

DAC电流输出2端。

IOUT2是一个持续的负IOUT1，或IOUT1+IOUT2=常数（固定参考电压的满幅值）。

RFB:

反馈电阻。

反馈电阻为IC芯片提供并联反馈电阻，外部运算放大器是用来数模转换器提供输出电压。

这个片内电阻应始终使用（而不是外部电阻器），因为它与所用的芯片的R-2R介变电阻匹配并跟踪这些电阻温度。

VREF:

输入参考电压。

这种输入将外部精密电压源与内部R-2R阶梯电阻连接起来。

VREF的选择范围可以是+10V到-10V。

这也是四象限乘法数模转换器所适合的模拟输入电压。

VCC:

数字电源电压。

是整个部分的电源供应引脚。

VCC可接5V到15V的直流电压。

运行时的最佳电压是15V。

GND：

10号引脚必须与地相连，使IOUT1和IOUT2作为电流输出开关，10号引脚与地的任何误差将会导致如下的线性变化：

VOSPIN10/3VREF.

例如：

当VREF=10V，10号脚与IOUT1和IOUT2有9mV偏差时，线性度改变就是0.03/100。

线性误差：

1.调零后终点测试和FS调整

3.改变FS调整以通过最佳直线测试

2.最佳直线

术语的定义

分辨率：

分辨率直接与开关的数量或者D/A转换器中的字节相关。

例如，0830D/A转换器有256位，因此具有8位分辨率。

线性误差：

线性误差是直线通过的D/A转换器转换特征时最大的偏差值。

它是在调零或在全面调整以后测量的。

线性误差是设备固有的参数，不能被外界所调整。

其他供应商使用的国家的线性“端点测试”和“最佳直线”测试已在上面列举。

“端点测试”减少了多次反复检测线性度的必要，而后又进行全面调整直到满足线性度，这就大大简化了调整过程。

“端点测试”保证在单个全面调整以后能满足线性。

“端点测试”利用标准零及F.S.调整程序，是对D/A转化器线性度更为严谨的一项测试。

电源灵敏度：

电源灵敏度是一项对电源在D/A转换器全面输出上进行改变所产生的效果的测量。

设置时间：

设置时间是从编码转换到D/A转换器输出到达最终输出值之间所需的时间。

全局误差：

全局误差是对理想D/A转换器与实际设备输出之间的输出误差进行的测量。

微分非线性：

转换曲线中从理论到微分非线性的任意两条执行编码之间的差别。

单调性：

如果DAC的数字输入量的增加会使输出量也增加，则DAC是单调的。

8位DAC的单调性是指当增大数字输入量时，输出模拟量也会变大。

图1DAC0832功能图

典型性能特征

1.数字输入阀值与温度关系

3.增益和线性误差温度变化曲线

2.数字输入阀值与电压关系

4.增益和线性误差电压变化曲线

5.输入脉冲宽度

DAC0830系列的应用须知

这些DAC是工业的首个微型处理器兼容，双缓冲8位倍增D/A转换器。

从数字控制的观点来看，双缓冲允许了最大限度的应用灵活度。

这个20引脚的设备也与12位微型D/A转换器DAC1230的引脚兼容。

如果系统的模拟输出分辨率及精确度必须升级，那么就可以轻松的代替DAC1230。

通过将地址字节绑定到ILE引脚，一个2字节μP输入为第二个字节输入自动增加可用地址的指令。

这就允许任何一个8位或12位元件都可在无硬件或硬件改变的情况下被使用。

对于最简单的8位应用，该引脚接到电源电压。

模拟信号控制的多功能是由精确R-2R梯形网络提供的，该网络通过应用数字字节允许大范围两极参考电压的全4象限。

1.0数字化思考

这些DAC最独特的特征在于8位数字输入字节是双缓冲的。

这表明数据必须通过两个相对独立控制的8位封闭寄存器被应用于R-2R梯形网络前转换，以改变模拟输出。

增加第二个寄存器产生了链两个有用的控制特性。

首先，系统中任意一个DAC在一个寄存器中获取当前的DAC数据，而后在第二个寄存器的下一个数据允许DAC输出根据需要进行更新。

其次，可能也是更为重要的，双缓冲允许系统中DAC的任意数据通过普通的选通信号自动更新到新的模拟输出水平。

寄存器控制器信号的时间要求及逻辑水平规则已被设置为最小值或在应用于最为通用的微型处理器和开发系统时清除外部互接逻辑。

很容易想象这些转换器作为8位“只输入”存储地址，提供模拟输出量。

这些DAC的所有输入满足TTL电压水平规格，并且能够在基于系统的非微型处理器中与高电压CMOS逻辑直接运行。

为防止数据释放对芯片造成损坏，所有未使用的数据输入都应该接到电源电压或接地。

如果任何的数字输入都是不可逆左浮动，那么DAC将引脚解释为逻辑“1”。

1.1双缓冲操作

以双缓冲的方式更新这些DAC的模拟输出基本上是一个两步或双输入操作。

在微型处理器系统中两个不同的系统地址必须被解码，一个是由CS引脚控制的输入锁存器，第二个是由XFER控制的DAC锁存器。

如果多于一个DAC被运行，那么每个DAC的CS线将被单独解码，但是所有的转换器将共享一个相同的XFER地址，以允许DAC任何数据的同步更新。

该操作的时间在图3中显示。

图2多控制数模转换器

值得注意的是那些将在同步转换后改变的模拟输出是来自于在XFER命令之前的已经更进的输入寄存器的DAC。

ILE引脚是一个活跃的高芯片选择，它可以从作为限定器的地址库中解码，这是在输入操作中正常的CS信号产生的。

这能用于为特定的DAC提供更高级别的解码独有控制信号，最终产生更为有效的地址计划。

图3

在多DAC系统中每个DAC中ILE引脚的另一个有用的应用就是将这些输入捆绑起来并将其作为可以有效“冷却”所有DAC在目前状态下的输出的控制条。

将该控制条拉低锁存输入寄存器比过防止新的数据被输入到DAC中。

这在多处理系统中可以有效地允许处理器而不是控制DAC的处理器掌握数据库和控制条。

如果第二个系统被用于与DAC控制解码相同的地址，那么ILE的功能可能阻止DAC被错误改变。

在“Stand-only”系统中，控制信号是由离散逻辑产生的。

在这种情况中，双缓冲可以简单地通过将CS和XFER取逻辑“0”，ILE取逻辑“1”，并将WR拉到低至输入锁存的负载数据来进行。

将WR2至低电平，可以更新模拟输出量，将任何一根线逻辑至1，可以防止模拟输出的改变。

ILE=1,WR2和XFER接地

图4

1.2单缓冲操作

在微处理器控制系统中，首先关心的是对DAC的最大数据流量，或在一次中，若干个DAC只有一个需要更新时，可以使用单缓冲配置。

两个内部寄存器中的一个允许数据通过，另外一个将作为数据锁存器。

如果输入寄存器被用作数据锁存器，数字信号馈通会被小型化（见第1.5节）。

这一模式的配时如图4所示。

通过选通使WR1降低，使CS，WR2，XFER接地，以及使ILE架高来更新DAC，从而在“独立”系统中实现了单缓冲。

1.3流通运行

虽然设计MICRO-DAC’s的主要目的是提供微处理器接口相容性，但它可以轻松配置来实现模拟输出，从而不断反映一个应用数字输入的状态。

这在DAC被用在连续反馈控制回路中，被一个二进制上下计数器推进，或被用在不断提供DAC数据的函数产生电路中的应用中是最有用的。

简单地接地CS，WR1，WR2和XFER，以及高ILE允许两个内部寄存器都遵循应用数字输入（流通），并直接影响到DAC模拟输出。

1.4控制信号配时

当连接这些微型DAC到任何微处理器时，有两个重要的时间关系必须考虑以确保正常运行。

第一个是最低WR频闪脉冲宽度，对于所有的电源电压和环境温度的有效操作条件而言，它被指定为900ns。

但通常如果VCC=15VDC，一个只有180ns的脉冲宽度是足够的。

第二个考虑的是应该符合保持时间为50ns的最低保证数据，或者是错误的数据可以锁存。

这个保持时间被定义为时间数据的长短，必须在一个合格WR（通过CS）闪烁做出了降低来增高传输从而锁存应用数据之后，在数字输入端保持有效。

如果控制设备或系统没有本身满足这些配时规格，DAC可被视为一个缓慢或外设存储器，并可以利用一个技术来延长收件频闪。

通过增加一个等待状态可以实现收件时间的一个简单延长，它可以保持收件闪烁活跃和数据车的数据有效同步，以满足最低的WR脉宽。

如果这样不能提供一个足够的数据来在收件周期的末端保持时间，一个负边缘触发一次性射入可列入系统收件闪烁和DAC的数模转换器之间。

图5为一个模范系统证明了这个，这个模范系统提供了带有少于10ns的一个数据的一个250nsWR闪烁时间。

如果WR脉宽是在规格内，数据在用于DACWR持久闪烁的数据车端是有效的，就保证了先于WR闪烁的封锁边缘（LO到HI的传输）的恰当数据设置时间。

1.5数字信号馈通

当数据在内部寄存器被锁住时，但数字输入是不断变化的，一个狭窄的尖峰电流可流出目前的输出终端。

这个尖峰电流是由于响应

输入变化的内部逻辑门的迅速转换而引起的。

有一些以尽量减少这种影响的建议。

当闭锁数据处于DAC中时，通常使用输入注册作为锁。

第二，减少对DAC的VCC供应，从15V降至+5V，这样馈通的大小提供了一个系数为5的改善，但是代价是降低内部逻辑开关速度。

最后，为符合实际电路带宽要求的一个数值增加CC（图8）可以对任何输出峰值提供大量的阻尼效应。

图5容纳高速系统

2.0模拟分析

任何一个D到A转换器的基本目的是提供一个精确的模拟输出，它是所应用的数字单词的替代品。

在DAC0830情况下，输出Iout目前与所应用的参考电压和数字输入单词成正比。

对于多功能应用，我们提供第二个输出Iout，它木器与数字输入的补充成分成正比。

基本上：

在数字输入十进制（基数10）相当于8位二进制（0到255）的地方，VREF是引脚为8时的电压，并且15千瓦是内部阻力R和R到2R梯形网络（在第2.1节中讨论）的标称值。

DAC本身的几种外部因素必须被认为可以保持模拟精确性，并且被覆盖在以后的章节。

2.1电流转换R到2R梯形

图6模拟电路包括一个硅铬薄膜R到2R梯形，它被储存在单片芯片的表面氧化物上。

因此，没有寄生二极管的梯形问题（如可能与扩散电阻器一起存在），所以参考电压VREF可以达到负10V到正10v的范围，即使此设备的VCC是5VDC。

DAC的数字输入代码只是简单地控制了单刀双掷开关的位置，并向图6中分别由逻辑输入电平（1或0）决定的Iout1或Iout2引入可用的梯形电流。

MOS开关在当前模式下运行，并且两端伴随一个很小的压降，因此可以切换电流的任一极性。

这是数模转换器4象限乘法功能的基础。

2.2基本的单极输出电压

为了保持输出电流的线性特征，并在所应用的数字编码中产生变化，重要的是在两个电流输出引脚的电压尽可能接近地电位（0VDC）。

当VREF=+10V时，出现在Iout1或Iout2的没毫伏将会引起一个0.01%的线性故障。

在大多数应用中，通过使用如图7所示的运算放大器，此输出电流被转换为电压。

反向输入的运算放大器是一个“虚拟地”，它由反馈通过内部15千瓦的电阻Rfb从输出中产生。

所有的输出电流（由数字输出和参考电压决定）将流经Rfb直到放大器的输出处。

DAC0830系列应用提示（续）

经常使用内部Rfb电阻来创造一个输出电压，因为这个电阻器（以及带有温度的轨迹）与被用于产生输出电流（IOUT1）的电阻器数值相匹配。

图6

图7

2.3运算放大器的思考

在图7中所采用的运算放大器应该有偏移电压调零能力（见第2.5节）。

选择运算放大器应尽可能有低的输入偏置电流。

偏置电流倍反馈电阻的结果产生一个输出电压错误，这个错误在低参考电压的应用中是很明显的。

强烈推荐带有这些DACs的BI-FET™运算放大器，因为他们非常低的输入电流。

瞬态响应和运算放大器的设置时间在快速数据吞吐量的应用中是重要的。

最大的稳定性问题是由反馈阻力所产生的反馈极点，Rfb和DAC的输出电容。

这个会出现在从运算放大器输出到（-）输入中，包括在这个节点的杂散电容。

另外一个引导电容，图8的CC，在为了DAC输出电流的一步改变的输出端大大降低了超射入和铃声。

最后，放大器的输出电压摆幅必须大于VREF来实现全面输出电压的进入。

依据放大器输出端的负荷和现有的运算放大器的电源电压（

在许多发展系统只有±12V），为了获得充分的模拟输出电压范围，

一个不到10V的参考电压可能是必要的。

2.4有一个固定参考的双极输出电压

在以前的电路中可以增加一个第二个运算放大器可以从一个固定的，参考电压处产生一个两极输出电压。

这实际上给出了数字输入世界的MSB的标志意义，并允许参考电压的两个象限加倍。

参考的极性也可以得到扭转来实现整个四象限加倍：

±VREFx±DigtialCode=±VOUT。

图9给出了这个电路图。

此配置采用了改进现有的电路为带有其他成倍的DAC的双极集成电路。

只有放大器1的偏移电压，必须无效才能来维护DAC的线性度。

第二个运算放大器的偏移电压误差（虽然有一个恒定输出电压错误）

对线性度没有影响。

只有绝对输出精度是必需的，否则它应该无效。

最后，围绕第二个放大器的电阻器数值不需要与内部DAC电阻匹配，他们只需要匹配和。

。

对方的轨迹。

一个从贝克曼仪器公司（部分没有694-3-R10K-D）获得的薄膜4电阻网络非常适合这种应用。

这些电阻匹配达到0.1％，展示出只有5ppm/℃电阻跟踪温度系数。

图9，4个电阻中的获得10kW的2个电阻可平行形成R，其他两个可以作为标示有2R的电阻独立使用。

DAC0830系列应用提示（续）

2.5零调整

为准确转换，输出放大器的输入偏移电压必须始终无效。

放大器偏移错误产生一个DAC线性度的整体退化。

置零的根本目的是使电压出现在尽可能接近0VDC的DAC输出端。

对于典型DAC-运算放大器连接（图7），通过放空Rfb，放大反馈电阻以及调整运算放大器的VOC调零电位器直至为零伏特，这个已经完成。

当然，如果IOUT1是驾驶的运算放大器（所有的是为了IOUT2），对全部零应用数字代码，可以做到这一点。

围绕Rfb的短路被移除，转换器被调整为零。

运算放大器

电容（C）

时间ts（0到满幅）

LF356

22pF

4us

LF351

22pF

5us

LF357

10pF

2us

*在输入端和地之间接2.4KQ电阻保证电路稳定性

图8

DAC0803序列应用提示（续）

图9

2.6全尺寸调整

在Rfb对R-2R的阶梯（通常是±0.2％）的R值的匹配，对在特定应用中的全面准确性，是不够的的情况下，可以调整VREF电压或者添加如图10所示的外部电阻和电位器来提供全面的大规模的调整。

用于此调整的电阻温度系数是一个重要问题。

为了防止通过外部

电阻的增益误差温度系数的退化，其温度系数最好必须符合内部DAC电阻，这是一个极不现实的制约因素。

对于图10所示的数值，如果电阻和电位器各有一个±100ppm/℃最高的温度，对于一个小于3％的Rfb调整设置，总收益误差温度系数将退化一个±0.0025％/°C的最高值。

2.7在一个电压开关配置中使用DAC0830

R-2R的阶梯也可以作为一个电压开关网络。

在这种模式下，阶梯从标准电流开关配置处是倒置的方式。

参考电压被连接到其中一个电流输出终端（IOUT1用于真正的二进制数字控制，IOUT2是补充二进制），从正常的VREF引脚处采取输出电压。

该转换器的输出现在是一个在0V至255/256VREF范围的电压，作为一个如图11所示的应用数字代码函数。

图10增加满幅调整电路

图11电压模式切换

●电压切换模式消除了输出信号的倒相，因此需要增加一个负电源。

●零代码的输出电压限制于运放的低水平饱和输出电压。

2KO下拉电阻有助于减少这种电压。

●运放的VOS对DAC的线性没有影响。

图12单电源数模转换器

图13用单运放从固定参考获得双极性输出电路

图14输出电压范围增加的双极性输出电路

●+15V单电源供电

●非交互式全码和0码输出调整

●VMAX和VMIN必需大于0V小于+5V

●增量输出幅步=

●

图15单电源DAC，具有电平转换和跨可调输出

DAC0830序列应用提示（续）

此配置提供了一些有用的应用优势。

由于输出是一个电压，所以不一定需要一个外部运算放大器，但DAC的输出阻抗是相当高（相等于10千瓦至20千瓦的指定参考输入阻力），所以一个运算放大器可用于缓冲的目的。

这种模式的一些优点在图12，13，14，15中都有证明。

在电压开关模式中使用这个DAC时，有两个重要的事情要记住。

应用参考电压必须是正的，因为有从地面到IOUT1和IOUT2终端的内部固有二极管，如果应用参考电压是负的，它将打开。

还有一种转换线性度的依赖和在不同VCC之间的电压端的增益错误以及在适用于正常电流输出终端的电压端的增益错误。

这是由于阶梯开关的电压驱动器所需的结果。

为了确保所有8位开关完全打开（以至于给任何阶梯引脚不添加重大阻力，从而引入更多的线性度和增益误差）。

有建议是使参考电压保持小于5VDC以及VCC至少有多余VREF的9V正电压。

这些限制措施确保了小于0.1％的线性度和增益误差的变化。

图16，17，18的特征表明了实现VREF和VCC连接在一起的影响，以及这个电压开关配置的典型高温性能。

DAC0803序列应用提示（续）

2.8杂项应用提示

这些转换器是CMOS产品，在处理他们中应该给予合理的谨慎，以防止由于静电放电引起的重大失败。

转换精度只有和应用参考电压一样好，以便随着时间的