数电大作业智能数字钟文档格式.docx
《数电大作业智能数字钟文档格式.docx》由会员分享，可在线阅读，更多相关《数电大作业智能数字钟文档格式.docx（16页珍藏版）》请在冰点文库上搜索。
（2）完成对“时”、“分”的自动校时。
二、设计目的
1.了解智能数字钟的工作原理；
2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟；
3.正确使用multisim软件对电路进行仿真及观察；
4.通过此次设计实验加深对3—8译码器、计数器等集成逻辑芯片的理解和运用。
三、设计要求
1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；
（对已有1kHz频率时钟脉冲进行分频）；
2．能显示时、分、秒，24小时制；
3．设计晶体震荡电路来输入时钟脉冲；
4．用同步十进制集成计数器74LS160设计一个分秒钟计数器,即六十进制计数器；
5．用同步十进制集成计数器74LS160设计一个24小时计数器；
6．译码显示电路显示时间；
7．用与非门芯片及一些基本芯片设计一个可以自动校时的电路。
四、设计过程
4.1总体思路
4.1.1思路说明
由秒及分的60进制，分别到59时进行对分和时进行进位，而时为24进制，当到达23时，之后进行清零，从而实现数字时钟的相应功能。
分秒功能的实现：
用两片74LS160组成60秒、分、时分别为60、60和24进制计数器。
秒、分均为六十进制，即显示进制递增计数器。
时为二十四进制计数器，显示为00~23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。
时功能的实现：
用两片74LS160组成24进制递增计数器。
4.1.2结构框图及说明
页眉内容．
）直接利用定时器及分频器，而方法（21在产生信号时可采用两种方法，方法（）采用555函数信号发生器。
电路工作原理4.2晶体振荡器4.2.1振荡器是数字钟的核心。
振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，如图振荡器的频率越高，通常选用石英晶体构成的振荡器电路。
一般来说，计时精度越高。
定时器进555所示调节电阻5R2可以改变输出信号频率，用以得到所需的信号频率。
利用行产生信号，形成晶振电路，如下
图二555定时器
4.2.2分频器
用三片74LS160可以构成三级十分频器，将1KHz矩形波分频得到1Hz基准秒计时信号。
它的功能是产生标准秒脉冲信号。
原理如下
图三分频电路
4.2.3校时电路
当数字钟接通电源或计时出现误差时，需要校正时间，校时是数字钟必备的基本功能。
对校时电路的要求是：
在小时教正时，不影响分和秒的正常计数；
在分矫正时，不影响秒和小时的正常计数。
其中S1为校分用的控制开关，S2校时用的控制开关，它们的功能表如表1所示表1开关校时功能
S1
S2
开关闭合
1
功能
校时
校分
图四中C1、C2可以缓解两个开关的抖动，必要时还可以采用去抖动电路。
图四校时电路
4.2.4二十四进制计数器
采用同步时序信号控制，用个位的进位端控制十位的使能端，当个位有进位时，芯片工作，输入十位的脉冲信号有效，当十位为2，个位为3的时候，同时给两个芯片的预置端一个有效信号，使之清零，如下
图五二十四进制电路
4.2.5六十进制计数器
采用异步时序电路控制，在十位计数到5时，下一个脉冲一到来就置数。
74LS160构成的60进制计数器和24进制计数器如图六和图五所示。
秒、分、时分别为60、60和24进制计数器。
秒、分均为六十进制，即显示00~59，它们的个位为十进制，十位为六进制，如下
六十进制电路图六
整体原理图4.2.6脉冲信号1HZ1KHZ）振荡电路产生的脉冲信号经三级十分频电路分频后产生的（方法1进制分钟计秒进位输出给60进制秒计数器，再由秒计数器每输入74LS160N连成的6060小时制电进制小时计数器，从而实现242460数器，分钟计数器满后产生进位信号输入给子钟的功能，如图七页眉内容．
定时器产生信号555图七2）直接利用函数信号发生器产生信号振，如图八方法（
图八函数信号发生器产生信号
4.3元件参数选择
1、电阻20KΩ，5.1KΩ
0.01uF
，0.1uF、电容2
3、滑动变阻器20KΩ，KEY=A，50%
4、与门74LS00N，74LS05N
、数码管5
五、软件仿真
5.1仿真电路图
“秒”的电路动态运行情况
由以上各波形图可以看出，所设计电路可完成相应功能
5.2仿真过程电路的连接与仿真是我们这次课程设计的主要任务之一，也是整个过程的最
仿真软件上进行。
对于电路的仿真分为几个部分，难的阶段。
仿真这部分工作在multisim才能确保最每连接一部分都要调试一次，分别对电路各个部分的功能都进行仿真调试之后，后的成功。
5.3仿真结果
电路成功实现了24小时制数字电子钟的功能，可精确计时，每60秒进1分并清零秒计数器，每60分进1小时并清零分钟计数器，每24小时清零所有计数器并重新开始计时。
六、遇到的问题
利用555定时器产生信号时结果不大正确，故应仔细仿真检验。
（1）在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至。
在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示。
（2）在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从05跳到59,然后又跳回05,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.
七、总结改进及体会
7.1改进（可增加整点报时功及整点闹时功能）
（1）闹时部分
设置闹时时间为7时59分。
闹时持续一分钟至八点整。
M代表上午的输入信号，设置为高电平，时个位为7，所以当QCQBQA=111时，第一级四输入与非门打开，当分十位为5即QCQA=11，分个位为9即QDQA=11时，第二级四输入与非门打开。
通过与非电路和1KHZ的振荡信号，驱动音响电路工作，三极管起放大驱动电压的作用。
实现定点闹时功能，原理如图
图九闹钟电路
（2）报时部分
设置报时时间为整点报时，当秒计数器计数到51秒时，集成电路驱动音响
电路，使之开始工作，每两秒（51、53、55、57、59秒）报时一次，前四声鸣低音，最后一声鸣高音，原理如图
整点报时电路图十7.2设计体会更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理,在此次的数字钟设计过程中要求熟悉逻辑电路及其芯片六十进制的进位中,,和其具体的使用方法.在连接六进制十进制,那么在电路出错时便能准确地找出错误所在并及时纠正了。
通过该电路的设,各引脚的功能计与仿真我学到的平时上课知道但不会运用的知识，使我对学习数电产生了更浓厚的兴趣。
升级会员 