硅集成电路工艺基础要点整理Word下载.docx
《硅集成电路工艺基础要点整理Word下载.docx》由会员分享，可在线阅读，更多相关《硅集成电路工艺基础要点整理Word下载.docx（33页珍藏版）》请在冰点文库上搜索。
与抛物型速率常数B的关系：
∵B=2DOXC*/N1
{Dox=D0exp（-ΔE/kT）}
∴B与氧化温度是指数关系
无论干氧、湿氧，氧化
温度与B/A是指数关系
2.4.2影响氧化速率的其它因素
1.硅表面晶向
∵DOX与Si片晶向无关，ks与Si表面的原子密度
（键密度）成正比；
∴抛物型速率常数B=2DOXC*/N1，与Si晶向无关；
线性速率常数B/A≈ks·
C*/N1，与Si晶向有关：
因此（111）面的B/A比（100）面大。
2.杂质
1硼：
在SiO2中是慢扩散，且分凝系数m<
1；
（m=杂质在Si中的平衡浓度/杂质在SiO2中的平衡浓度）氧化再分布后：
大量硼从Si进入SiO2中，使非桥键氧增加，降低了SiO2的网络强度，导致氧化剂DOX增加，进而导致抛物型速率常数B明显增加，但B/A无明显变化。
2P:
分凝系数m>
1
氧化再分布后：
少量的P分凝到SiO2中，使氧化剂在SiO2中的扩散能力增加不多，因而抛物型速率常数B
变化不大；
大部分P集中在Si表面，使线性速率常数B/A明显增大。
3水汽
干氧中，极少量的水汽就会影响氧化速率；
水汽会增加陷阱密度。
4钠
钠以Na2O的形式进入SiO2中，使非桥键氧增加，氧化剂的扩散能力增加，但SiO2强度下降了。
5氯氯的作用：
固定重金属、Na+等杂质；
增加Si中的少子寿命；
减少SiO2中的缺陷；
降低界面态和固定电荷密度；
减少堆积层错。
2.5热氧化的杂质再分布
分凝系数m=杂质在Si中的平衡浓度/杂质在SiO2中的平衡浓度
对同一杂质、同一温度条件，在平衡状态下，m是一个常数。
由m可判断在界面处杂质分布的情况。
四种分凝现象：
根据
m<
1、m>
1和快、慢扩散
①m<
1、
SiO2中慢扩散：
B
②m<
SiO2中快扩散：
H2气氛中的B
③m>
P
④m>
Ga
影响Si表面杂质浓度的因素：
①分凝系数m②DSiO2/DSi③氧化速率/杂质扩散速率
1.P的再分布（m=10）
CS/CB：
水汽＞干氧原因：
氧化速率越快，加入分凝的杂质越多；
CS/CB随温度升高而下降。
2.B的再分布（m=0.3）CS/CB：
水汽<
干氧CS/CB随温度升高而升高。
原因：
扩散速度随温度升高而提高，加快了Si表面杂质损耗的补偿。
2.6薄氧化层
ULSI对薄氧化层的要求：
；
④热载
①低缺陷密度；
②好的抗杂质扩散的势垒特性；
③低界面态密度和固定电荷流子和辐射稳定性；
⑤低成本。
解决方法：
1.预氧化清洗
2.改进氧化工艺：
高温（>
900℃）快速氧化
3.化学改善氧化层工艺：
引入Cl、F、N2、NH3、N2O
4.CVD和叠层氧化硅
第三章扩散
掺杂：
将所需的杂质，以一定的方式掺入到半导体基片规定的区域内，并达到规定的数量和符合要求的分布。
扩散：
将掺杂气体导入放有硅片的高温炉中，从而达到将杂质扩散到硅片内的目的。
间隙式扩散--杂质在晶格间的间隙中运动（扩散）
势垒—间隙位置的势能相对极小，相邻两间隙之间
是势能极大位置，必须越过一个势垒Wi。
替位式扩散定义——杂质原子从一个晶格点替位位置运动到另一个替位位置。
势垒---与间隙式相反，势能极小在晶格位置，间隙处
是势能极大位置，必须越过一个势垒WS。
3.2扩散系数与扩散方程
振动频率
D0—表观扩散系数，即1/kT→0时的扩散系数
ΔE—激活能；
间隙扩散：
ΔE=Wi，替位扩散：
ΔE=Ws+Wv
3.3.1恒定表面源扩散
定义:
在扩散过程中，Si片表面的杂质浓度始终不变（等于杂质在Si中的溶解度）。
例如：
预淀积工艺、箱法扩散工艺
3.3.2有限表面源扩散
3.3.3两步扩散工艺
第一步：
在较低温度（800－900℃）下，短时间得浅结恒定源扩散，即预淀积（预扩散）；
第二步：
将预淀积的晶片在较高温度下（1000－
1200℃）进行深结扩散，最终达到所要求的表面浓度及结深，即再分布（主扩散）。
3.4影响杂质分布的其他因素
3.4.2扩散系数与杂质浓度的关系
3.4.3氧化增强扩散（OED）
实验结果：
P、B、As等在氧化气氛中的扩散增强。
3.4.4
发射区推进（陷落）效应
实验现象：
NPN管的工艺中，发射区下方的内基区B的扩散深度大于发射区（P扩散形成）外的基区扩散深度。
3.4.5二维扩散（横向扩散）
实际扩散：
杂质在垂直Si表面扩散的同时，也进行平行Si表面的横向扩散
扩散层的方块电阻Rs（R□）
第四章离子注入
离子注入:
将带电的、且具有能量的粒子入射到衬
底中的过程。
①注入温度低:
对Si，室温；
对GaAs,<
400℃。
（避免了高温扩散的热缺陷；
光刻胶，铝等都可作为掩蔽膜。
）
2掺杂数目完全受控:
同一平面内的杂质均匀性和重复性在±
1％；
能精确控制浓度分布及
结深，特别适合制作高浓度浅结、突变型分布。
3无污染:
注入离子纯度高，能量单一。
4横向扩散小：
有利于器件特征尺寸的缩小。
5不受固溶度限制:
原则上各种元素均可掺杂。
6注入深度随离子能量的增加而增加。
缺点：
1损伤（缺陷）较多:
必须退火。
2设备昂贵，成本高。
基本原理——将杂质原子经过离化变成带电的杂质离
子，并使其在电场中加速，获得一定能
量后，直接轰击到半导体基片内，使之
在体内形成一定的杂质分布，起到掺杂作用。
离子注入三大基本要素：
——离子的产生
——离子的加速
离子的控制
离子注入设备
1.离子源
2.磁分析器（质量分析器）
3.加速器
4.偏束板：
使中性原子束因直线前进不能达到靶室。
5.扫描器：
使离子在整个靶片上均匀注入。
6.靶室（工作室）
4.1核碰撞和电子碰撞
1核碰撞（阻止）
2
电子碰撞（阻止）
4.2
注入离子分布
平均投影射程RP、标准偏差（投影偏差）△RPM1—注入离子质量，M2—靶原子质量
—峰值浓度（在RP处）
NS—注入剂量（通过靶表面单位面积注入的离子数）（注意）
4.2.2横向效应
1横向效应与注入能量成正比；
2是结深的30％-50％；
3
窗口边缘的离子浓度是中心处的50％；
4.2.3沟道效应（ionchanneling）单晶靶：
对注入离子的阻挡是各向异性；
沟道：
在单晶靶的主晶轴方向
呈现一系列平行的通道，称为沟道。
沟道效应：
离子沿沟道前进，核阻挡作用小，因而射
程比非晶靶远的多。
好处：
结较深；
晶格损伤小。
不利：
难于获得可重复的浓度分布，使用价值小。
减小沟道效应的途径
①注入方向偏离晶体的主轴方向，典型值--70；
②淀积非晶表面层（SiO2）；
③在表面制造损伤层；
④提高靶温；
⑤增大剂量。
4.3注入损伤
4.3.3非晶层的形成随注入剂量的增加，原先相互隔离的损伤区发生重叠，最终形成长程无序的非晶层。
靶温－靶温越高，损伤越轻。
第五章物理气相淀积
5.1真空蒸发的基本原理
真空蒸发：
利用蒸发材料熔化时产生的饱和蒸气压进
行薄膜淀积；
优点：
工艺及设备简单，薄膜纯度高、淀积速率快；
缺点：
薄膜与衬底附着力小，台阶覆盖差。
过程：
①加热蒸发过程：
加热蒸发源（固态），产生蒸气；
②气化原子或分子在蒸发源与基片之间的输运过程：
气化的原子、分子扩散到基片表面；
3被蒸发的原子或分子在衬底表面的淀积过程：
气化的原子、分子在表面凝聚、成核、成长、成膜；
5.4溅射
原理：
气体辉光放电产生等离子体→具有能量的离
子轰击靶材→靶材原子获得能量从靶表面逸出（被溅射出）→溅射原子淀积在表面。
被溅射出的原子动能很大，10-50eV（蒸发：
0.1-0.2eV）；
故，
还可实现离子注入。
台阶覆盖好（迁移能力强）。
第六章化学气相淀积
定义：
一种或数种物质的气体，以某种方式激活后，在衬
底发生化学反应，并淀积出所需固体薄膜的生长技术。
CVD工艺的特点
1、CVD工艺的温度低，可减轻硅片的热形变，抑制缺
陷的生成，减轻杂质的再分布，适于制造浅结器件及
VLSI；
2、薄膜的成分精确可控、配比范围大，重复性好；
3、淀积速率一般高于物理淀积，厚度范围大；
4、膜的结构完整致密，与衬底粘附好，台阶覆盖性好。
6.1.1CVD的基本过程
1传输：
反应剂从气相（平流主气流区）经附面层（边界层）
扩散到（Si）表面；
2吸附：
反应剂吸附在表面；
3化学反应：
在表面进行化学反应，生成薄膜分子及副产
物；
4淀积：
薄膜分子在表面淀积成薄膜；
5脱吸：
副产物脱离吸附；
6逸出：
脱吸的副产物和未反应的反应剂从表面扩散到气相（主气流区），逸出反应室。
6.1.3Grove模型
hg-气相质量转移系数
ks-表面化学反应速率
Cs=Cg/（1+ks/hg）
两种极限：
a.hg>
>
ks时，
Cs→Cg，
反应控制；
b.hg<
<
Cs→0，
扩散控制；
Grove模型一般表达式：
G=[kshg/（ks+hg）]（CT/N1）Y，（Cg=YCT）
两个结论：
a.G与Cg（无稀释气体）或Y（有稀释气体）成正比；
b.当Cg或Y为常数时，G由ks、hg中较小者决定：
hg>
ks，G=（CTksY）/N1，反应控制；
hg<
ks，G=（CThgY）/N1，扩散控制；
影响淀积速率的因素
①主气体流速Um结论：
扩散控制的G与Um1/2成正比
②淀积速率与温度的关系低温下，hg>
ks，
反应控制过程，故
G与T呈指数关系；
高温下，hg<
质量输运控制过程，hg对T不敏感，故
G趋于平稳。
6.2.4CVD技术
1.APCVD（常压CVD）定义：
气相淀积在1个大气压下进行；
淀积机理：
气相质量输运控制过程。
优点：
淀积速率高（100nm/min）；
操作简便；
缺点：
均匀性差；
台阶覆盖差；
易发生气相反应，产生微粒污染。
可淀积的薄膜：
Si外延薄膜；
SiO2、poly-Si、Si3N4薄膜。
2.LPCVD（低压CVD）定义：
在27－270Pa压力下进行化学气相淀积。
表面反应控制过程。
均匀性好（±
3－5％，APCVD：
±
10％）；
台阶覆盖好；
效率高、成本低。
淀积速率低；
温度高。
poly-Si、Si3N4、SiO2、PSG、BPSG、W等。
3.PECVD（等离子体增强CVD）
定义:
RF激活气体分子（等离子体）,使其在低温（室温）下发生化学反应，淀积成膜。
温度低（200－350℃）；
更高的淀积速率；
附着
性好；
台阶覆盖好；
电学特性好；
产量低；
淀积薄膜：
金属化后的钝化膜（Si3N4）；
多层布
线的介质膜（Si3N4、SiO2）。
6.3.2CVD多晶硅工艺：
LPCVD热分解（通常主要采用）；
气体源：
气态SiH4；
总反应式：
SiH4（吸附）=Si（固体）+2H2（g）特点：
1与Si及SiO2的接触性能更好；
②台阶覆盖性好。
SiH4易气相分解。
用途：
欧姆接触、栅极、互连线等材料。
6.4.1CVDSiO2的方法
1.低温CVD
1气态硅烷源硅烷和氧气：
APCVD、LPCVD、PECVD硅烷和N2O（NO）：
PECVD优点：
温度低；
反应机理简单。
台阶覆盖差。
2液态TEOS源：
PECVD淀积机理：
Si（OC2H5）4+O2SiO2+H2O+CXHY
安全、方便；
厚度均匀；
台阶覆盖好。
SiO2膜质量较热生长法差；
SiO2膜含C、有机原子团。
2.中温LPCVDSiO2温度：
680-730℃化学反应：
Si（OC2H5）4→SiO2+2H2O+4C2H4优点：
较好的保形覆盖；
只能在Al层淀积之前进行。
6.5CVDSi3N4
Si3N4薄膜的用途：
①最终钝化膜和机械保护层；
②掩蔽膜：
用于选择性氧化；
③DRAM电容的绝缘材料；
④MOSFETs中的侧墙；
⑤浅沟隔离的CMP停止层。
第七章外延
在单晶衬底上，按衬底晶向生长一层新的单
晶薄膜的工艺技术。
应用
1双极器件与电路：
轻掺杂的外延层——较高的击穿电压；
重掺杂的衬底降低集电区的串联电阻。
2CMOS电路：
避免了闩锁效应：
降低漏电流。
外延的分类
1按工艺分类：
气相外延（VPE）：
硅的主要外延工艺；
液相外延（LPE）：
Ⅲ-Ⅴ化合物的外延；
固相外延（SPE）：
离子注入退火过程；
分子束外延（MBE，MolecularBeamEpitaxy）
7.1.2外延生长模型
生长步骤①传输：
反应物从气相经边界层转移到Si表面；
②吸附：
反应物吸附在Si表面；
3化学反应：
在Si表面进行化学反应，得到Si及副产物；
④脱吸：
⑤逸出：
脱吸的副产物从表面转移到气相，逸出反应室；
⑥加接：
生成的Si原子加接到晶格点阵上，延续衬底晶向；
生长特征：
横向二维的层层生长。
（注意与CVD区分）
7.1.3化学反应—H2还原SiCl4体系
生长总反应：
SiCl4+2H2Si（s）+4HCl（g）
7.1.4
生长速率与温度的关系
B区为高温区，外延生长为质量运输（扩散控制），外延一般选用此区，
1.对于温度的控制精度要求不是太高
2.高温区外延时，硅原子具有很强的迁移能力，易生成单晶A区为低温区，外延生长为反应控制
7.1.5生长速率与反应剂浓度的关系
注意：
氯硅烷氢还原法外延层生长速度主要受两个因素控制，一是释放硅原子速度，二是释
放的硅原子在衬底生成单晶外延层的速度。
A点之前，释放速度＜生长速度；
A、B点之间，释放速度＞生长速度，B点以后多的氯硅烷开始产生腐蚀效应。
7.1.6
生长速率v与气体流速U的关系
SiCl4外延温度：
1200℃，输运控制；
故，v随U的增大而增加。
7.2外延层的杂质分布
7.2.2扩散效应扩散效应：
衬底杂质与外延层杂质相互扩散，导致界面处杂质再分布；
7.2.3自掺杂效应（非故意掺杂）定义：
衬底杂质及其他来源杂质非人为地掺入外延层。
7.3低压外延（5-20kPa）低压作用：
减小自掺杂效应；
优点：
①杂质分布陡峭；
2厚度及电阻率的均匀性改善；
3外延温度随压力的降低而下降；
4减少了埋层图形的畸变和漂移；
7.4选择性外延
SEG：
在特定区域有选择地生长外延层；
原理：
Si在SiO2或Si3N4上很难核化成膜；
选择性：
①特定区域；
②硅源。
硅源的选择性顺序：
SiCl4>
SiHCl3>
SiH2Cl2>
SiH4；
7.6SOS及SOI技术
SOI技术的特点与优势
1．速度高：
在相同的特征尺寸下，工作速度可提高
30-40％；
2．功耗低：
在相同的工作速度下，功耗可降低
50％-60％；
3．特别适合于小尺寸器件；
4．特别适合于低压、低功耗电路；
5．集成密度高：
封装密度提高约40％；
6．低成本：
最少少用三块掩模版，减少13%-20%（30％）的工序；
7．耐高温环境：
工作温度300℃-500℃；
8．抗辐照特性好：
是体硅器件的50-100倍。
7.7分子束外延（MBE）原理：
在超高真空下，利用薄膜组分元素受热蒸发所形成的原子或分子束，直接射到衬底表面，形成外延层。
应用：
元素半导体—Si、Ge
化合物半导体-GaAs、GaN、SiGe
MBE的特点：
1温度低；
2生长速度低；
3化学组成及掺杂浓度精确可控；
4厚度可精确控制到原子级；
第八章光刻与刻蚀工艺
光刻：
通过光化学反应，将光刻版（mask）上的图形
转移到光刻胶上。
刻蚀：
通过腐蚀，将光刻胶上图形完整地转移到Si片上光刻三要素：
①光刻机
2光刻版（掩膜版）
3光刻胶
8.1光刻工艺流程
主要步骤：
涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶。
两种基本工艺类型：
负性光刻和正性光刻。
8.1.1涂胶
1.涂胶前的Si片处理（以在SiO2表面光刻为例
SiO2:
亲水性；
光刻胶：
疏水性；
①脱水烘焙:
去除水分
②HMDS：
增强附着力
2.涂胶
5－8倍）
的粘附性及耐磨性。
①对涂胶的要求：
粘附良好，均匀，薄厚适当胶膜太薄－针孔多，抗蚀性差；
胶膜太厚－分辨率低（分辨率是膜厚的
8.1.2前烘
1作用：
促进胶膜内溶剂充分挥发，使胶膜干燥增加胶膜与SiO2（Al膜等）
②影响因素：
温度，时间。
8.1.3
X射线曝光、电子束曝光
曝光：
光学曝光、①光学曝光－紫外，深紫外ⅰ）光源：
高压汞灯：
产生紫外（UV）光，光谱范围为350~450nm。
准分子激光器：
产生深紫外（DUV）光，光谱范围为180nm～330nm。
ⅱ）曝光方式
a.接触式：
硅片与光刻版紧密接触。
b.接近式：
硅片与光刻版保持5-50μm间距。
c.投影式
②电子束曝光：
λ＝几十~100?
分辨率高；
不需光刻版（直写式）；
产量低；
同的曝光，导致大面积的图形
邻近效应——由于背散射使大面积的光刻胶层发生程度不
模糊，造成曝光图形出现畸变。
减小邻近效应的方法：
减小入射电子束的能量，或采用低原子序
数的衬底与光刻胶。
3X射线曝光
λ＝2~40?
，软X射线；
X射线曝光的特点：
分辨率高，产量大。
存在图形的畸变（半影畸变δ和几何畸变?
）。
8.1.4显影
①作用：
将未感光的负胶或感光的正胶溶解去除，显现出所需的图形。
2显影液：
专用③影响显影效果的主要因素：
ⅰ）胶膜的厚度；
ⅱ）前烘的温度与时间；
ⅲ）曝光时间；
ⅳ）显影液的浓度；
ⅴ）显影液的温度；
4显影时间适当
t太短：
可能留下光刻胶薄层→阻挡腐蚀SiO2（金属）
→氧化层“小岛”。
t太长：
光刻胶软化、膨胀、钻溶、浮胶→图形边缘破坏。
8.1.5坚膜①作用：
使软化、膨胀的胶膜与硅片粘附更牢；
增加胶膜的抗蚀能力。
②方法ⅰ）恒温烘箱：
180－200℃，30min；
ⅱ
升级会员 