DSPTMS320F240芯片引脚与功能Word文档下载推荐.docx
《DSPTMS320F240芯片引脚与功能Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《DSPTMS320F240芯片引脚与功能Word文档下载推荐.docx（26页珍藏版）》请在冰点文库上搜索。
数据准备
引脚37
MP/MC
MP/MC（微处理器/微计算机）选择
引脚38
EMU0
仿真器0针。
引脚39
EMU1/OFF
仿真器引脚1/禁止所有输出
引脚40
NMI
不可屏蔽中断
引脚41
PORESET非
上电复位接通电源的重置。
PORESET导致TMS320F240终止执行和集电脑=0。
当PORESET带到一个高水平,执行程序内存的位置0开始。
PORESET影响（或为零）相同的寄存器和状态位RS。
另外,PORESET初始化锁相环控制寄存器。
引脚42
RESERVED
预留测试。
引脚43
SCIRXD/IO
SCI异步串口接收数据
引脚44
SCITXD/IO
SCI异步串口发送数据
引脚45
SPISIMO/IO
SPI从机输入，主机输出，或通用双向I/O
引脚46
引脚47
数字I/O逻辑电源电压
引脚48
SPISOMI/IO
SPI从机输出，主机输入，或通用双向I/O
引脚49
SPICLK/IO
SPI时钟，或通用双向I/O
引脚50
WDDIS†
Flash的编程电压电源
引脚51
SPISTE/IO
SPI总线使能控制端/普通IO口
引脚52
非PDPINT
中断屏蔽控制端口
引脚53
XINT1
外部中断2输入
引脚54
XINT2/IO
外部中断2输入/普通IO口
引脚55
XINT3/IO
外部中断3输入/普通IO口
引脚56
OSCBYP
晶振控制端
引脚57
XTAL2
晶振输入端2
引脚58
XTAL1/CLKIN
引脚59
电源地
引脚60
CVDD
逻辑电源
引脚61
Vss
引脚62
DVdd
逻辑电源地
引脚63
ADCSOC/IOPC0
ADC的外部转换输入端/普通的IO口输入输出端
引脚64
CLKOUT/IOPC1
时钟输出端/双向数字IO口
引脚65
XF/IOPC2
XF信号在多处理其他处理器配置或作为一个通用的输出端/普通IO口
引脚66
（非BIO）/IOPC3
双向数字I/O/个针是配置作为branch-control输入所有设备重置
引脚67
CAP1/QEP1/IOPC4
捕获1/QEP1的输入/普通IO口输入输出端
引脚68
CAP2/QEP2/IOPC5
捕获2/QEP2的输入/普通IO口输入输出端
引脚69
CAP3/IOPC6
捕获3/普通IO口输入输出端
引脚70
CAP4/IOPC7
捕获4/普通IO口输入输出端
引脚71
引脚72
ADCIN0/IOPA0
普通的IO口数据输入输出端/ADC1的模拟输入端
引脚73
ADCIN1/IOPA1
引脚74
ADCIN2
ADC1的模拟输入
引脚75
ADCIN3
引脚76
ADCIN4
引脚77
ADCIN5
引脚78
ADCIN6
引脚79
ADCIN7
引脚80
ADCIN15
ADC2的模拟输入
引脚81
ADCIN14
引脚82
ADCIN13
引脚83
ADCIN12
引脚84
VccA
模拟电源
引脚85
VREFHI
ADC输入参考电压高电位
引脚86
VREFLO
ADC输入参考电压低电位
引脚87
VssA
模拟电源地
引脚88
ADCIN11
ADC输入端口
引脚89
ADCIN10
引脚90
ADCIN9/IOPA2
ADC输入端口/普通IO口
引脚91
ADCIN8/IOPA3
引脚92
引脚93
数字电源
引脚94
PWM1/CMP1
PWM输出/输出捕获由比较/PWM和完整的行动控制寄存器（ACTR）。
招行CMP1-CMP6去高阻抗状态时揭露PDPINT活性低,当复位（RS）断言。
引脚95
PWM2/CMP2
PWM输出/输出捕获
引脚96
PWM3/CMP3
引脚97
PWM4/CMP4
引脚98
PWM5/CMP5
引脚99
PWM6/CMP6
引脚100
PWM7/CMP7/IOPB0
PWM输出/输出捕获/普通IO口输出
引脚101
PWM8/CMP8/IOPB1
引脚102
PWM9/CMP9/IOPB2
引脚103
引脚104
引脚105
T1PWM/T1CMP/IOPB3
定时器PWM输出/定时器输出捕获/普通IO口定时器1比较输出。
T1PWM/T1CMPIOPB3去高阻抗状态时揭露PDPINT活性低。
这个针是配置为数字输入所有设备重置。
引脚106
T2PWM/T2CMP/IOPB4
定时器PWM输出/定时器输出捕获/普通IO口定时器2比较输出。
T2PWM/T1CMPIOPB4去高阻抗状态时揭露PDPINT活性低。
引脚107
T3PWM/T3CMP/IOPB5
定时器PWM输出/定时器输出捕获/普通IO口定时器3比较输出。
T3PWM/T1CMPIOPB5去高阻抗状态时揭露PDPINT活性低。
引脚108
TMRDIR/IOPB6
定时器计数方向/普通iO口计时器的方向信号。
Up-counting方向如果TMRDIR/IOPB6低,down-counting方向如果这销很高。
这个针是配置为数字输入所有设备重置
引脚109
TMRCLK/IOPB7
定时器时钟/普通IO口
引脚110
A0
地址总线/普通IO口
引脚111
A1
引脚112
A2
引脚113
引脚114
A3
引脚115
A4
引脚116
A5
管脚117
A6
平行地址总线A6。
管脚118
A7
平行地址总线A7。
管脚119
A8
平行地址总线A8。
管脚120
数字逻辑参考地。
管脚121
数字I/O供电源。
管脚122
A9
平行地址总线A9。
管脚123
A10
平行地址总线A10。
管脚124
A11
平行地址总线A11。
管脚125
A12
平行地址总线A12。
管脚126
A13
平行地址总线A13。
管脚127
A14
平行地址总线A14。
管脚128
A15
平行地址总线A15。
管脚129
DS非
数据选择信号。
管脚130
IS
I/O空间选择信号。
管脚131
PS非
程序空间选择信号。
管脚132
W/R非
读/写。
2、TMS320F2812芯片引脚与功能
德州仪器所生产的TMS320F2812数字讯号处理器是针对数字控制所设计的DSP，整合了DSP及微控制器的最佳特性，主要使用在嵌入式控制应用，如数字电机控制（digitalmotorcontrol,DMC）、资料撷取及I/O控制（dataacquisitionandcontrol,DAQ）等领域。
针对应用最佳化，并有效缩短产品开发周期，F28x核心支持全新CCS环境的Ccompiler，提供C语言中直接嵌入汇编语言的程序开发介面，可在C语言的环境中搭配汇编语言来撰写程序。
值得一提的是，F28xDSP核心支持特殊的IQ-math函式库，系统开发人员可以使用便宜的定点数DSP来发展所需的浮点运算算法。
F28x系列DSP预计发展至400MHz，目前已发展至150MHz的Flash型式。
其引脚及功能如下所示：
引脚号
符号
功能
引脚1
VDDI0
I/O模拟电源（3.3V）
引脚2
ADCINB0
ADC采样保持器B的8路模拟输入0
引脚3
ADCINB1
ADC采样保持器B的9路模拟输入1
引脚4
ADCINB2
ADC采样保持器B的8路模拟输入2
引脚5
ADCINB3
ADC采样保持器B的9路模拟输入3
引脚6
ADCINB4
ADC采样保持器B的8路模拟输入4
引脚7
ADCINB5
ADC采样保持器B的9路模拟输入5
引脚8
ADCINB6
ADC采样保持器B的8路模拟输入6
引脚9
ADCINB7
ADC采样保持器B的8路模拟输入7
ADCREFM
ADC参考电压输出（1V）
ADCREFP
ADC参考电压输出（2V）
AVSSREFBG
ADC模拟地
AVDDREFBG
ADC模拟电源
VDDA1
ADC模拟电源（3.3V）
VSSA1
ADCRESEXT
ADC外部偏置电阻（24.9K）
XMP/MC非
程序存储区的选择
XA[0]
16位地址总线0
内核和数字I/O的地
MDRA
GPIO或I/O串行数据接收
XD[0]
16位数据总线0
MDXA
GPIO或McBSP接受串行数据
VDD
内核数字电源
XD[1]
16位数据总线1
MCLKRA
GPIO或McBSP接受时钟
MFSXA
GPIO或McBSP发送帧同步信号
XD[2]
16位数据总线2
MCLKXA
GPIO或McBSP发送时钟
MFSRA
GPIO或McBSP接收帧同步信号
XD[3]
16位数据总线3
VDDIO
I/O数字电源（3.3V）
XD[4]
16位数据总线4
SPICLKA
GPIO或SPI时钟
SPISTEA
GPIO或SPI从动传输使能
XD[5]
16位数据总线5
XD[6]
16位数据总线6
SPISIMOA
GPIO或SPI从动输入、主动输出
SPISOMIA
GPIO或SPI从动输出、主动输入
XRD非
读有效
XA[1]
16位地址总线1
XACS0AND1非
XINTF区域0和区域1的片选信号
PWM7
GPIO或PWM输出引脚7
PWM8
GPIO或PWM输出引脚8
PWM9
GPIO或PWM输出引脚9
PWM10
GPIO或PWM输出引脚10
PWM11
GPIO或PWM输出引脚11
PWM12
GPIO或PWM输出引脚12
XR/W非
通常为高电平
内核和数字IO的地
T3PWM_T3CMP
GPIO或定时器3输出
XD[7]
16位数据总线
T4PWM_T4CMP
GPIO或定时器4输出
1.8或者1.9V内核数字电源
CAP4_QEP3
GPIO或捕获输入4
CAP5_QEP4
PIO或捕获输入5
CAP6_QEPI2
PIO或捕获输入6
C4TRIP非
GPIO或比较器4输出
C5TRIP非
GPIO或比较器5输出
C6TRIP非
GPIO或比较器6输出
VDD10
IO口数字电源3.3V
XD[8]
TEXT2
测试引脚为TI保留，必须悬空
TEXT1
XD9
VDD3VFL
Flash内核电源3.3V
TDIRB
GPIO或定时器方向
TCLKINB
GPIO或定时器时钟输入
XD[10]
XD[11]
Vdd
X2
晶振输出
X1/XCLKIN
晶振输入
T3CTRIP_PDPINTB
定时器3比较输出
XA[2]
19位地址总线
Vdd10
XHOLDA非
外部DMA保持请求信号。
（T4CTRIP/EVBSOC）非
定时器4比较输出或EVB启运外部A/D转换输出
XWE非
写有效时为低电平
XA[3]
CANTXA
GPIO/eCAN发送数据
XZCS2
XINF区域2的片选信号
CANRXA
GPIO/eCAN接收数据
SCITXDB
GPIO或SCIB异步串行口发送数据
SCIRXDB
GPIO或SCIB异步串行口接收数据
PWM1
GPIO或PWM输出引脚1
PWM2
GPIO或PWM输出引脚2
PWM3
GPIO或PWM输出引脚3
PWM4
GPIO或PWM输出引脚4
XD[12]
XD[13]
PWM5
GPIO或PWM输出引脚5
1.8V或者1.9V内核数字电源
PWM6
GPIO或PWM输出引脚6
T1PWM_T1CMP
GPIO或定时器1输出
XA[4]
19位数据总线
T2PWM_T2CMP
GPIO或定时器2输出
CAP1_QEP1
GPIO或捕获输入1
CAP2_QEP2
GPIO或捕获输入2
XA[5]
CAP3_QEPI1
GPIO或捕获输入3
T1CTRIP_PDPINTA非
定时器1比较输出
XA[6]
I/O口数字电源（3.3V）
T2CTRIP/PDPINTA
定时器2比较输出或EVA启动外部A/D转换输出
TDIRA
GPIO或计数器方向
引脚117
TCLKINA
GPIO或计数器时钟输入
引脚118
XA[7]
引脚119
XCLKOUT
通用时钟源
引脚120
引脚121
XA[8]
引脚122
C1TRIP非
GPIO或比较器1输出
引脚123
C2TRIP非
GPIO或比较器2输出
引脚124
C3TRIP非
GPIO或比较器3输出
引脚125
XA[9]
引脚126
JTAG测试模式选择端
引脚127
JTAG扫描输入，测试数据输入
引脚128
引脚129
引脚130
XA[10]
引脚131
JTAG测试数据输入端
引脚132
XA[11]
引脚133
XZCS6AND7非
XINF区域6或者7的片选信号
引脚134
TEXTSEL
测试引脚，为TI保留，必须接地。
引脚135
TRST非
JTAG测试复位引脚
引脚136
JTAG测试时钟
引脚137
仿真器IO口引脚0
引脚138
XA[12]
引脚139
XD[14]
引脚140
XF_（XPLLDIS）非
通用输出引脚
引脚141
XA[13]
引脚142
引脚143
引脚144
XA[14]
引脚145
引脚146
EMU1
仿真器IO引脚1
引脚147
XD[15]
引脚148
XA[15]
引脚149
XIN1_（XBIO）非
GPIO/XINT1或XBIO非核心输入
引脚150
XNMI_XINT3
GPIO/XNMI/XINT13
引脚151
XIN2_ADCSOC
GPIO/XINT2/开始A/D转换
引脚152
XA[16]
引脚153
引脚154
引脚155
SCITXDA
GPIO/SCIA异步串行口发送数据
引脚156
XA[17]
引脚157
SCIRXDA
GPIO/SCIA异步串行口接收数据
引脚158
XA[18]
引脚159
XHOLD非
引脚160
XRS非
器件复位输入和看门狗复位输出
引脚161
XREADY
数据准备输入信号
引脚162
VDD1
ADC数字电源
引脚163
Vss1
ADC数字地
引脚164
ADCBGREFIN
测试引脚，为TI保留，必须悬空。
引脚165
VSSA2
引脚166
VDDA2
引脚167
ADCINA7
ADC采样模块保持器A的8路模拟输入
引脚168
ADCINA6
引脚169
ADCINA5
引脚170
ADCINA4
引脚171
ADCINA3
引脚172
ADCINA2
引脚173
ADCINA1
引脚174
ADCINA0
引脚175
ADCLO
模拟参考电压输入
引脚176
VSSA10
IO模拟地
二、F2812与F240在结构与功能上的差异
1、F240的结构特点：
1.以16位为基本数据处理单元，采用16位的数据与地址总线，其指令集设计成可大范围且复杂的计算
升级会员 