基于ARM的函数信号发生器分解文档格式.docx
《基于ARM的函数信号发生器分解文档格式.docx》由会员分享，可在线阅读，更多相关《基于ARM的函数信号发生器分解文档格式.docx（21页珍藏版）》请在冰点文库上搜索。
用32位ARM单片机实现数字函数信号发生器，使其实现正弦波，方波，锯齿波的产生，并实现波形选择、频率与幅度可控制等功能。
最后对实验调试结果与理论分析结果进行对比，并得出结论。
2.数字函数信号发生器工作原理介绍
2.1数字函数信号发生器基本原理
无论是研制、生产还是使用维修各种电子元器件、电路部件及整机设备，其性能特性只有在一定的电信号作用时，才能显露出来。
所以，几乎在所有的电子测量中都是由信号源提供一系列的已校准的信号，才能确保各种电子测量的顺利进行。
因此可以说信号源是电子测量系统中应用最普遍的电子测量仪器。
直接数字频率合成器（DirectDigitalFrequencySynthesis简称DDS或DFFS）是以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。
由于它区别与其他频率合成方法的优越性和特点，成为现代频率合成技术中的一个重要组成部分。
70-80年代，信号源大都采用锁相环频率合成技术实现，频率范围能从DC（mHz）-几十GHZ，分辨率到达mHz，但转换速度不够高（数10us到ms量级）。
到了90年代后，出现了频率分辨率高（mHz量级）的DDS大规模芯片，输出信号的频率上限基本在HF或VHF频段内，比PLL合成技术以及直接模拟合成技术得到的信号频率低，而且频率转换速度快（us到ns量级），频率精度高，频率稳定度取决于使用的参考频率源晶体振荡器的稳定度，易于控制。
由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比较高。
DDS的主要性能指标包括：
输出频率的范围：
指的是输出的最小频率和最大频率之间的变化范围。
频率稳定度：
指的是输出频率在一定时间间隔内和标准频率偏差的数值，它分长期、短期和瞬时稳定度三种。
频率分辨率：
指的是输出频率的最小间隔。
频率转换时间：
指的是输出由一种频率转换成另一种频率的时间。
频谱纯度：
频谱纯度以杂散分量和相位噪声来衡量，杂散分量分为谐波分量和非谐波分量两种，主要由频率合成过程中的非线性失真产生。
相位噪声是衡量输出信号相位抖动大小的参数。
调制性能：
指的是频率合成器是否具有调幅（AM）、调频（FM）、调相（PM）等功能。
频率合成器的实现方法大体可以分成三种:
直接频率合成、间接频率合成、直接数字合成。
下面对这三种方法进行一下简单的介绍。
直接频率合成是一种比较早期的频率合成方法，这宗频率合成方法使用一个和多个标准频率源先经过谐波发生器产生各次谐波，然后经过分频、倍频、混频滤波等处理产生所需要的各个频点。
这种方法产生的波形，相噪小，频率转换时间短。
但是直接频率合成设备比较复杂笨重，并且容易产生杂散。
间接频率合成又称之为锁相环频率合成采用了锁相环技术，对频率进行加、减、乘、除，产生所需的频率，由于锁相环相当于一个窄带跟踪滤波器，所以锁相环频率合成的方法对杂散有很好的抑制作用。
锁相式频率合成器还易于集成化。
但是锁相式频率合成器的频率转换时间比较长，而且在单环的情况下很难做到很小的频率分辨率。
直接数字频率合成是一种比较新颖的频率合成方法。
随着科学技术的日益发展这种频率合成方法也越来越体现出它的优越性。
DDS是一种全数字化的频率合成方法。
在系统时钟一定的情况下，输出频率决定于频率寄存器中的频率字。
而相位累加器的字长决定了分辨率。
基于这样的结构DDS频率合成器具有以下优点：
频率分辨率高，输出频点多，可达2（N）个频点（假设DDS相位累加器的字长是N）；
频率切换速度快，可达us量级；
频率切换时相位连续；
可以输出带宽正交信号；
输出相位噪声低，对参考频率源的相位噪声有改善作用；
可以产生任意波形；
全数字化实现，便于集成，体积小，重量轻。
2.2直接数字频率合成器原理简介
直接数字式频率合成器DDS（DirectDigitalSynthesizer），实际上是一种分频器：
通过编程频率控制字来分频系统时钟（SYSTEMCLOCK）以产生所需要的频率。
DDS有两个突出的特点，一方面，DDS工作在频字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；
另一方面，由于频率控制字的宽度宽（48bit或者更高），频率分辨率高。
图1，是DDS的内部结构图，它主要分成3部分：
相位累加器，相位幅度转换，数模转换器（DAC）。
图1，DDS结构图
一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS正是利用了这一特点来产生正弦信号。
如图2，根据DDS的频率控制字的位数N，把360°
平均分成了2的N次等份。
图2，相位累加器原理
DDS的基本原理是利用采样定理，通过查表法产生波形。
DDS的结构有很多种，其基本的电路原理如图所示。
图3，DDS原理
相位累加器由N位加法器与N位累加寄存器级联构成。
每来一个时钟脉冲fs，加法器将频率控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。
累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字k相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。
由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器
的溢出频率就是DDS输出的信号频率。
用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。
波形存储器的输出送到D／A转换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。
低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
假设系统时钟为Fc，输出频率为Fout。
每次转动一个角度360°
/2N，则可以产生一个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得Fout/Fc=M/2N，就可以得到所需要的输出频率Fout，Fout=Fc*M/2N,相位幅度转换通过相位累加器，我们已经得到了合成Fout频率所对应的相位信息，然后相位幅度转换把0°
~360°
的相位转换成相应的幅度值。
这个相位到幅度的转换时通过查表完成的，最后这个数值以二进制的形式被送入DAC。
DAC输出代表幅度的二进制数字信号被送入DAC中，并转换成为模拟信号输出。
注意DAC的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
3.方案论证及选择
3.1信号产生方案选择
方案一：
函数发生器集成芯片（如L8038）
利用专门的函数发生器集成芯片能产生多种波形，可达到较高的频率，外围电路简单且易于调试。
方案二：
锁相环频率合成器（PLL）
PLL频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源进行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号进行分频，分频之后返回到相位比较器输入端与参考信号进行比较。
当环路处于锁定时，有f1=f2，因为f1=fr／M，f2=f0/N，所以有f0=Nfr/M。
只要改变可变分频器的分频系数N，就可以输出不同频率的信号。
由于锁相环相当于一个窄带跟踪滤波器，所以锁相环频率合成的方法对杂散有很好的抑制作用。
方案三：
利用单片机实现直接数字频率合成器（DDS）原理，用定时器作为时钟，将函数波形的点数保存在ram里，根据所要的频率计算出相位递增量，再将输出的二进制幅度进行DA转换，从而得到完整的波形。
方案一功能少，精度不高，频率上限只有300KHZ，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者相互影响。
所以排除了此方案。
方案二锁相环虽带有窄带跟踪滤波器，对杂散噪声有抑制作用且易于集成化，但锁相式频率合成器的频率转换时间比较长，而且在单环的情况下很难做到很小的频率分辨率。
方案三利用单片机实现直接数字合成器原理，不只能实现波形频率高、转换速度快、频率分辨率高，而且可以实现调节方式灵活，硬件实现简单，集成了上述方案的各种优点。
3.2主芯片设计方案选择
方案一:
选择飞利浦LPC2131，小型LQFP64封装32位ARM7TDMI-S微控制器，ARM结构是基于精简指令集计算机（RISC）原理而设计的，指令集和相关的译码机制比复杂指令集要简单得多，由此可见使用一个小的、廉价的处理器核就非常容易实现很高的指令吞吐量和实时的中断响应。
此此处理器的内核运行速度最高可达60MHz。
选择飞利浦LPC2138，32位ARM7TDMI-S微控制器，此芯片与LPC2138基本类似，唯一不同点是此芯片带有一个10位的DA转换器，并且该DA转换器的转换速率可以调制，最快转换速率可达1us,最大电流为700uA。
若选择方案一，那么外围电路的设计除了主芯片LPC2131外，还需外加DA转换芯片，才能实现DDS原理的函数信号发生器设计。
而选择方案二，则只需一块主芯片就可实现DDS原理的信号发生器。
为了使硬件电路设计更加简单，所以选择了方案二。
3.3显示设计方案选择
通过两个4位数码管再加一些外围的驱动实现显示，可显示频率、幅度，器件简单，价格便宜。
使用NOKIA5110LCD液晶屏来显示，可实现波形，频率，幅度，运行状况的实时显示。
方案一只能显示频率、幅度，而且显示位数有限，这影响了显示的精度，对于波形的显示只能用简单的数字来代替。
对于单层板的设计，两个4位数码管难以完成简单的单层板布线。
方案二使用LCD液晶显示，可实现对波形、频率、幅度、运行状态实现中文显示，接口简单方便，电路设计简单，实现效果比方案一优秀，所以选择方案二。
3.4滤波电路设计方案选择
使用椭圆型滤波器，它拥有比较平滑的幅频响应，频率响应单调下降，通带内比较平坦，并且它的过渡带陡峭。
使用由R,C构造而成的低通滤波器电路。
其电路设计设计简单。
本信号发生器产生频率不高，并且使用模拟器件较少，数字器件对于波形信号影响较小，所以选择R,C构造的低通滤波器。
4.系统设计
4.1系统框架设计
4.2各硬件模块功能
4.2.1主芯片功能
根据DDS原理，软件设计产生各种波形，并且为键盘，显示提供接口，实现波形，频率，幅度可调，运行波形，频率，幅度，状态实时显示等功能。
4.2.2键盘功能
键盘功能实现了信号的波形，频率，幅度可调。
4.2.3显示功能
对函数信号发生器的实时状态进行显示，LCD屏幕上显示波形、频率、幅度和运行的状态。
4.2.4滤波功能
用RC滤波电路对波形实现滤波，满足该设计的要求，简单又实用。
4.3模块功能原理详细分析
4.3.1正弦波产生方法
DDS原理实现波形信号需要相位累加器、波形存储器、DA转换器在时钟的作用下协调运行。
如何在单片机中运用DDS原理产生正弦波呢？
首先运用函数Y=sinX，将波形的每一相位所对应的幅度值存储在ram里。
其中X代表正弦波的相位，即角度。
在本设计将一圆周（即360度）分成1024份，即相位的递增最小值为360°
/1024，这样我们就可以把一圆周的每一相位值所对应的幅值通过函数Y=sinX计算结果存储在ram里，这也相当于DDS结构里的波形存储器。
单片机中使用定时器作为DDS的时钟，每一次定时器中断都产生相位的累加，在中断程序中进行相位的累加，并根据当前相位在ram中寻找所对应的幅值进行DA转换。
如何改变波形的频率呢？
假设定时器的时钟设定为50KHz，输出波形的频率为100Hz，根据DDS原理公式Fout=Fc*M/2（N），则M=Fout*2（N）/Fc。
可以算出M=2。
式中Fc为定时器时钟，Fout为输出波形频率，2（N）为相位的等分数（本设计中取1024），M为每次定时中断相位累加递增量，此时一个完整的信号由512个点构成。
当定时器时钟为50KHz固定不变时，Fout=Fc/1024为信号的最小输出频率，此时一个完整50Hz的信号有1024个点构成。
所以可以通过改变每次定时器中断的相位累加递增量来得到所需的信号频率。
信号每一周期的取点数不应太少，定时器的定时时钟应该大于每次DA转换所需的时间，提高相位的等分数可以提高频率分辨率，得到更准确的频率。
4.3.2方波产生方法
方波的产生由两个大小不同的信号交互替换，其频率的改变同正弦波相似。
假设需产生频率50Hz,幅度3.3V的方波，则一个完整的波形有1024个点构成，其中前512个点的幅值为3.3V，后512个点的幅值为0V，这样就可以产生所需的方波频率与幅值。
4.3.3锯齿波产生方法
锯齿波的产生方法是幅度线性递增，直到幅值处锐减为最低值，如此重复即可产生连续的锯齿波，其频率的改变方法与正弦波，方波相似。
4.3.4幅度控制方法
本设计中幅度的最大值为芯片的供电电压值，即3.3V。
在DA转换前对幅值11等分，幅值的可调范围为0.3V-3.3V。
4.3.5频率控制方法
在输出信号数据时间间隔一定时，通过更改相位递增量的值，使得不同频率波形所需的点数也发生变化，这样也就改变了信号的周期。
因此，通过固定定时器定时长短，改变波形的相位递增量，既而改变波形数据的点数多少来改变信号的频率。
4.3.6滤波器设计方法
由于本设计产生信号频率不高，因此采用简单的RC低通滤波器即可满足设计要求。
4.3.7键盘模块设计方法
主芯片定时器中断对键盘扫描，以便及时响应键盘输入信息做出响应的调整。
键盘有六个按键功能，第一按键为停止功能，当要对信号做调整时需停止信号输出再做调整；
第二按键为波形选择功能，可选择正弦波、方波、锯齿波；
第三按键为频率选择功能，可对不同频率段中的频率进行选择；
第四按键为幅度选择功能，可选择用户想要的幅度；
第五按键为频率段选择，本设计有两个频段，频段一是0~1KHz频率范围，频率段二是1~5KHz频率范围；
按键六为波形运行功能，当选择设置好自己的波形后，按此键即可输出波形
5.软件设计分析
5.1软件设计流程图
6.理论计算与实测结果分析
6.1频率与相位递增量计算表格
正弦波被分为1024个点。
假设系统时钟Fc（即定时器0时钟）为50KHz,则在所要产生频率Fout确定的情况下，通过公式M=1024*Fout/Fc，可计算出相位递增量。
下面表格为上述条件下计算所得相位递增量。
频率
（Hz）
相位递增量
50
1
100
2
150
3
200
4
250
5
300
6
350
7
400
8
相位递增量
450
9
500
10
550
11
600
12
650
13
700
14
750
15
800
16
850
17
900
18
950
19
1000
20
6.2波形频率、幅度理论值与实测值对比
在低频时，从计算值与实测值可以看出频率的精度很高。
若要产生较高频率的波形，可以通过提高频率控制字来提高频率分辨率。
本设计把一周期波形分成1024份，即频率分辨率为1/1024。
信号波形
正弦波
方波
锯齿波
预算频率（Hz）
预算幅值（V）
实测频率（Hz）
实测幅值（V）
0.3
50
0.3
97.6
150
0.6
147
200
195
0.9
247
294
0.9
1.2
345
392
1.5
445
493
550
1.8
541
592
2.1
645
694
694
2.4
743
796
2.7
847
896
3.0
943
3.0
3.3
990
1171
1146
2.94
1150
2.95
1156
1367
1354
2.93
1342
1337
2.97
1562
1529
1538
1533
1758
1737
1728
2.95
1722
1995
1977
1964
1969
2148
2121
3.24
2118
3.25
2120
2348
2340
2332
2335
2539
2530
2526
2522
2734
2719
2715
2723
2930
2912
2900
2905
3125
3113
3120
3110
3320
3300
3305
6.
升级会员 