微机原理复习指南.docx
《微机原理复习指南.docx》由会员分享，可在线阅读，更多相关《微机原理复习指南.docx（23页珍藏版）》请在冰点文库上搜索。
微机原理复习指南
《微型计算机及其接口技术》复习指南
第一章微型计算机概论
一、微处理器和微型计算机
这一知识点分为四个部分
1．微处理器、微型计算机和微型计算机系统的定义和相互关系
这是几个基本概念、必须熟记其定义及关系。
2．微处理器发展的特点
3．单片机和单扳机的组成和特点：
注意掌握单片机和单板机的定义和各自的特点
“单板机”是一个“微型计算机系统”。
单片机又称“微控制器”或“嵌人式计算机”。
着重理解所谓“单片机”是“单片微型计算
单片机和单扳机广泛应用于工业控制和仪器仪表智能化领域。
4．个人计算机的组成和特点：
掌握个人计算机的基本配置，及其特点。
二、微型计算机系统的总线结构
这一知识点包括三部分内容：
1．微处理器结构：
从典型的微处理器的内部结构出发，对微处理器三个主要部件——运算器
阵列的作用与地位要求达到“识记”层次。
2．微型计算机的基本结构：
理解微型计算机总线结构的特点
3．三类总线构成的微机系统：
“识记”在微机系统中“片总线”、“内总线”和“外总线”的特点与区别。
第二章80x86微处理器
一、8086微处理器的结构
这一部分有三个知识点：
1．8086微处理器的结构特点：
必须熟记如下几点：
（1）8086是16位微处理器，其内部的运算器是16位的；
（2）8086内部两大部件——EU（执行部件）和BIU（总线接口部件）
（3）准16位微处理器8088与8088的异同点。
28086微处理器的寄存器结构：
必须领会如下几点：
（1）14个16位寄存器的名称及功能；
（2）8个用寄存器的隐含用法
3．8086系统中的存储器分段与物理地址的形成必须领会如下几点：
（1）从两个方面——①16位的ALU同20位的内存地址的矛盾；⑦不同信息（代码、数据、准栈信息）需要不同的内存区域来存放——说明存储器为什么要“分段“。
（2）两种逻辑地址——“段基值”和“段内偏移量”以及如何以“逻辑地址”形成“物理地址”的方法；
（3）在各种内存操作中逻辑地址的来源．。
二、8086檄处理器的引脚功能
包括三个知识点：
1．8086总线分时复用的特点：
8086有21条引脚是分时复用的双重总线，这21条引脚是AD0~AD15，A16/S3~A19/S6以及BHE/S7，在每个总线周朗酌Tl期间，用来输出20位地址信息Ao~A19，以及总线高允许信号BHE．而在T2—T4期间用来传送数据信息D0~D15以及状态信息s3—S7。
2．8086常用控制信号的功能：
（1）深刻理解并能熟练地应用常用的控制信号是本章的重点，因为微处理器的控制总线在微处理器接口技术中起着极为重要的作用：
8086有两种工作方式——最小方式和最大方式。
（2）在设计接口电路时，必须首先确定8086在系统中的工作方式，因为8086的控制总线分两大类，一类是同工作方式无关的控制总线；另一类是同工作方式有关的控制总线，这类总线在不同的工作方式下传送不同的控制信号。
（3）必须掌握8086处理器在最小方式时的主要控制信号——M／IO、WR、RD、ALE、INTR、INTA、NMI、READY以及RESET等，熟知其功能，并能熟练应用。
3．8086的两种工作方式：
（1）以系统所需的主要控制信号的形成和构成系统的规模来理解最小方式与最大方式的区别；
（2）能读懂最小方式和最大方式下8086的系统配置图。
三、8086微处理器的总线时序
包括两个知识点：
1．深刻领会三种周期——指令周期、总线周期和时钟周期的定义和联系；
2．读懂8086几种主要的总线操作的时序图。
弄清各种时序图中有关信号的时序关系。
着重掌握8086的存储器读写周期，I／O读写周期以及中断响应
在读时序图中必须特别注意如下问题：
（1）读时序与写时序的异同点：
（2）I/O操作与存储器操作时序的异同点；
（3）具有等待周期的读时序。
第三章80X86微处理器指令系统
（一）学习目的与要求
通过学习，要求深刻理解寻址方式、指令系统和指令的概念。
熟练掌握8086的各种寻址方式的含义和书写格式。
着重在理解存储器操作数形成有效地址的各种方法和规定，段地址的约定和段超越的规定及书写格式。
深刻理解和熟练掌握8086指令系统中各种常用指令的操作内容和参加操作的源操作数和结果（目的）操作数的来龙去脉及对程序状态字寄存器的状态位的影响。
会使用各种常用指令分析和编写程序。
这部分的重点是数据传送指令，算术和逻辑运算指令。
难点是控制转移指令和串处理指令。
（三）考核知识点
1．寻址方式的定义，要求达到“识记”的层次
1．1寻址方式的含义和实质。
1．2指令中寻址的操作数分为三种：
寄存器操作数、立即数、存储器操作数
2．与数据有关的寻址方式，应达到“综合应用”的层次。
2．18086中与数据有关的六种寻址方式的名称和含义。
2．2各种寻址方式的操作数书写格式，各种寻址方式的存储器操作数的有效
地址形成的方法和书写格式．
2．3分析指令中各种寻址方式操作数据的出处和去处，根据要求在指令中写
出各种寻址方式的操作数据。
3．与转移地址有关的寻址方式，应达到“简单应用”的层次。
3．18086的指令系统中与转移地址有关的四种寻址方式的名称和含义，
各种寻址方式转移地址的书写格式和转移范围的书写格式。
3．2各种寻址方式中转移地址的组成和形成方法，段内间接和段间间接寻址
方式中，存放转移地址的存储单元的有效地址的形成方法和转移地址各
成分的存放次序。
4．指令和指令系统的定义，应达到“识记”的层次。
4．1什么是指令系统，熟悉指令系统中有哪些最常用的指令类型。
4．2指令的定义和指令的组成，操作码和操作数在指令中的作用。
5．各类指令的功能及简单应用，注意其对标志寄存器产生的影响，应达到“综合应用”的层次。
第四章汇编语言程序设计
一、8086汇编语言程序格式
1．各类伪指令
2．汇编语言程序上机过程
3．宏指令语句，应达到“领会”的层次。
宏指令的用处，了解宏指令与过程（子程序）的异同点。
宏定义、宏调用的书写格式，了解宏汇编后的宏展开。
宏指令中的变元、实元的书写规定和取代规定。
4．汇编语言源程序格式，应达到“简单应用”的层次。
8086汇编语言源程序的分段结构的意义、各段书写格式和书写位置的规定。
会分析汇编语言源程序，会按照汇编语言源程序格式编写程序。
二、汇编语言程序设计
1．汇编语言程序设计的基本步骤
2．算法和程序流程图
3．程序的基本控制结构
4．各种类型的程序设计方法及常用例行程序
5．子程序的参数传递，应达到“领会”的层次。
6．DOS系统功能调用简介，应达到“简单应用”的层次。
DOS系统功能调用的含义及常用的DOS系统功能调用。
DOS系统功能调用的方法，在编程序时会使用DOS系统功能调用。
第五章存储器及其接口
一、半导体存储器的基本知识
包括四个知识点，要求达到“识记”层次。
1．了解SRAM、DRAM、ROM、EPROM（包括EEPROM）的特点及异同处。
2．掌握半导体存储器芯片的主要性能指标，特别是存储容量的表示法以及存取速度（存取
时间）的意义。
3．理解半导体存储器的基本结构，识记半导体存储器内部各组成部分的作用。
特别是内部
地址译码器的作用，并可由此引出并加深后面对片外译码器的理解。
4．掌握内存储器中数据组织——16位存储字和32位存储字的存放规则。
二、典型的半导体存储器芯片
包括四个知识点，要求达到“领会”层次。
1．SRAM芯片6116的外特性
6116芯片容量为2Kx8位，有11条地址线A0~A10，八条数据线I/O~IO7，三条控制线
——片选信号CE、写允许信号WE和输出允许信号OE，这三条控制信号线的组合决定了6116芯片的工作方式。
2．DRAM芯片2164的外特性
在该知识点中要注意如下问题：
在该知识点中要注意如下问题：
（1）2164的容量为64Kx1位，芯片内部有16条地址线，一条数据线，但外部引脚只有8条地址线（A0~A7），二条数据线（DIN—DOUT）。
（2）2以有三条控制信号线——RAS（行地址选通）、CAS（列地址选通）以及WE（写允
许）。
RAS和CAS分别把CPU输出的16位地址线中的行地址（低8位地址）和列地址（高8位地址）送上2164内部的存储地址寄存器MAR。
而WE信号用来控制2164的读写操作。
3．EPROM芯片2732的外特性
注意如下问题：
（1）2732的容量为化4x8位，有12条地址线Ao~A1l，八条数据线D0—D7，二条控制线片选信号CE和输出允许信号OE，OE线与编程电源VPP共用一条引线表示为OE/VPP。
（2）2732芯片有多种工作方式，要求掌握“读方式”——OE／VPP接低电平，以及“编程方
式”、OE／VPP接+21V。
（3）2732同CPU或系统总线连接时，CE线接地址译码器输出，OE／VPP同CPU的读信号
（RD）或系统总线中MEMR（存储器读）连接。
4．DRAM模块——内存条的功能
注意如下问题：
（1）内存条是一种板卡形式结构的内存储器，在主板上有安装内存条的插槽，作为内存条同主板的接口。
（2）内存条有SIMM和DIMM之分，目前PC机所使用的都是168引脚的DIMM内存条。
（3）内存条有二片式和三片式以及8片式和9片式之分，3片和9片式是带奇偶校验片的。
三、存储器接口的基本技术
这部分内容包括如下五个知识点：
1．典型的3—8译码器芯片74LS138的应用，必须深刻理解，灵活应用。
（2）74LS138有三个输入端C、B、A。
三个控制瑞G1、G2A、G2B以及8个输出端Y0—Y7，在作为存储器接口的地址译码器中，74LS138的CBA通常接CPU的高位地址线中最低3位，高位地址是指内存储器芯片的地址线连接后的地址线．若内存芯片有12条地址线，则CPU的Ao~A11同内存芯片的12条地址线相连，余下的8条地址线A12—A19，即高位地址线，通常7415138的CBA分别同高位地址线中酌A14、A13，与A12相连。
G1、G2A、G2B同余下的高位地址线（通常通过一些基本别同高位地址线中的AId、AL，与A12相连。
G1、G2小c2M同余下的高位地址线（通常通过一些基本的门电路）以及M／IO、RD或WR等控制线相连。
而8个输出Y0—Y7可分别接8个存储器芯片的片选端（CE，CS），用来选中对应的存储器芯片。
2．采用基本门电路实现内存芯片的片选
从74LS138构成的地址译码器电路可见，138的输出Y0~Y7中某一条线同内存芯片的片选端CE（或CS）相连，只要内存芯片的CE（CS）为有效低电乎，则该内存芯片可处于读／写工作状态，而同CE相连的Yi（i可以是从0~7间一个正整数）有效是在同138输入端C、B、A和控制端G1、G2A、和G2B相连的高位地址线以及M／IO、RD和WR信号线满足一定条件而实现的。
这就是片选的基本原理。
据此，我们可以用一个简单的门电路——“与非门”、“或门”同样实现内存芯片的片选。
3．存储空间的地址分配和片选技术
（1）一个2Kx8位的存储芯片在8086系统的1MB的内存总地址00000H—FFFFFH中究竟占有哪一段地址，这就是地址分配问题。
（2）三种片选技术
深刻领会三种片选技术——全译码、部分译码和线选的特点及区别，并能在存储器接口中熟
练地应用。
4．动态存储器的连接
必须掌握动态存储器的连接特点
（1）行地址和列地址的形成
通过二选一选择器74LS158把CN的16位地址线A0~A15分为低8位地址A0—A7（称为行地址）和高8位地址A8~A15（称为列地址）。
（2）行地址选通信号RAS和列地址选通信号CAS的产生、能读RAS和CAS的产生电路。
该电路由两级译码电路组成，第二级译码由二个74LS138分别产生4个行地址选通信号RAS0~RAS3）和4个列地址选通信号（CAS0—CAS3）；第一级译码是一个256*4位的ROM
24S10芯片），用来产生第二级译码工作所需的条件。
（3）刷新电路是动态RAM接口的待殊要求，要求“领会”动态RAM刷新原理，能分折教材
中P64图3—22的刷新逻辑原理图。
5．半导体存储器芯片同微处理器连接时应注意的问题。
（1）存储器的地址分配和片选问题
（2）控制信号的连接
（3）CPU总线的负载能力
（4）CPU的时序和存储器芯片的存取速度的配合问题。
四、16位微机系统中的内存储器接口
包括二个知识点：
1．16位系统中存储器接口的持点
（1）奇偶分体
必须深刻领会16位系统中存储器接口的特点——奇偶分体，把构成存储系统的芯片分为偶
存储体和奇存储体两部分。
CPU的A1~A19同两个存储体中芯片酌Ao—Al8相连，CPU的Ao作为偶存储体的片选信号，BHE同奇存储体的片选信号相连。
（2）领会16位系统中、字节、字数据的读写过程。
2．16位系统中存储器的接口技术
第六章输入/输出
一、输入输出概述
这一部分包括二个知识点：
1．外设接口的特性和基本结构
深刻领会“端口”和“接口”的定义。
这里的“接口”是指“外没接口”，它是微处理器向外部设备之间进行数据传送的控制电路。
而“端口”是指外设接口中存放和传送数据信息、控制信息和状态信息的寄存器，这些寄存器可以由CPU用IN或OUT指令对其进行该或写。
“端口”又称“I/O端口”或“外设端口”。
2．I／O端口的编址方式
外设I/O瑞口的两种编址方式——“独立编址”和“存储器映象编址”和特点及区别。
注意：
“独立编址“的处理器有专用的IN/OUT指令来实现对I/O端口的读写；而存储器映象的处理器无专用的I/O指令，所有访问存储器的指令（包括传送指令，算术运算指令和逻辑运算指令）都能用于I/O端口。
二、数据传送的控制方式
包括五个知识点。
1．计算机系统中数据传送的两种控制方式——程序控制传送和DMA传送的区别，要求对这二种控制方式的实质有深刻理解。
程序控制的数据传送是由CPU执行预先编写好的输入或输出指令（包括传送指令和I/O指
令）来实现数据的传送。
DMA传送是一种不需要CPU干预也不需要软件介入的高速数据传送方式、它是由一个硬件
——DMA控制器来实现数据传送的控制，在数据传送时，无需使用I/O指令。
2．无条件传送方式的原理、特点及适用场合
无条件传送一般用于外设随时处于就绪状态或外设的定时是固定的而且是己知的情况下的数据传送。
前者可在任意时刻用IN/OUT指令实现输入用出；后者由于外设的定时（指外设处理信息的时间关系）是固定的而且是已知的，则可采用软件延时或硬件等待以等待外设完成信息的处理来实现CPU与外设之间的同步。
教材中P76~P77的例子就是用软件延时来实现CPU同外设之间的同步。
3．查询传送方式的原理特点及运用场合
查询传送方式是用于外设的定时是未知的或是不固定的场合，必须由外没提供状态信息来实现CPU与外设二者之间的同步。
因此在用于查询传送的接口中．状态端口是不可缺少的。
查询传送的工作流程如图1．4．1所示。
“查询传送”又称“条件传送”
4．中断传送方式的原理、特点及适用场合
中断传送方式中，实现输入／输出操作的IN／OUT指令出现在中断服务程序中，CPU要进入中断服务程序执行IN/OUT指令，必须满足一定的条件，见本章下一小节之四。
5．DMA控制传送的特点、以及DMAC的基本功能
必须深刻理解DMA传送的特点——是由硬件（DMAC）来控制数据的传送；以及DMAC的基本功能。
第七章中断
一、中断的基本概念
二、8086／8088系统中的中断
包括3个知识点：
1．8086/8088系统中的中断分类
2．中断向量表的定义相应用
8086的中断系统采用向量中断的结构，在系统内存区的最低1024字节（00000H—003FFH）区域中，存放了256种中断的中断服务程序人口地址，称为“中断向量”，每种中断占4个字节，低地址存放段内偏移量IP，高地址存放段基值CS。
中断向量表是存人各个中断向量的常驻内存表，它反映了中断类型码同中断服务程序入口地址的关系，从中断类型码求得中断服务程序入口地址的过程如图2所示。
设中断类型码n=2，它指出该中断向量存放在中断向量表中的第3个入口．中断向量地址为2x4=8=00001000B=00008H，中断服务程序的入门地址（中断向量）存放在00008H—
图2中断服务程序入口地址的过程
0000BH这4个字节中，若中断服务程序的入口地址为1200H：
1456H。
则从上面求得的中断向量地址00008H处取出1456H送IP，取出1200H送CS，即得入口地址13456H，CPU响应中断类型为2的中断后，将转去执行13456H开始的类型号为2的中断服务程序。
在这256个中断类型中，0—4为8086系统统一规定的专用中断．5~31是为系统开发所保留的中断类型。
32—255是供用户使用的中断类型。
3．可屏蔽中断（INTR）的中断响应时序
可屏蔽中断INTR同其他中断（NMI以及内部中断）的区别主要表现在如下两方面
（1）当提出中断请求的外设或其他中断源通过中断接口电路向8086的INTR引脚发出有效请
求时．8086是否响应，取决于8086内部的中断允许标志IF，若IF=1，8086就响应该中断。
若IF=0，8086不响应该中断。
这就是“可屏蔽”的意义。
而NMI及内部中断不受IF位的控制。
（2）当一个可屏蔽中断请求INTR被响应后，80866进入中断响应用期，8086对中断请求的响
应是执行两个中断响应周期，第一个INTA有效，通知中断源（提出中断请求的设备）．中断请求已被接受；第2个INTA有效，要求中断源将该中断源的中断类型码通过数据总线送给8086，8086读取这个类型码后，将其乘4，然后以此为地址可从中断向量表中得到该中断服务程序的人口地址（即中断向量），见图1．4．2。
而NMI及内部中断的中断类型码有的是由CPU自动提供的．如0~4类型中断，有的是由中断指令提供，如INTn指令中的n即为中断类型码。
因此，除可屏蔽中断INTR外，其他中断都不需要中断响应用期。
INTR中断响应用期时序见图1．4．30
四、可编程中断控制器8259A（PIC）
这一部分有6个知识点。
1．具有中断控制功能的接口电路。
教材中P81的图4—7是一个具有中断控制功能的输入接口电路，要求能读借该电路．对该电路的输入过程有一个全面的理解。
从其输入过程可见：
（1）具有中断传送功能的接口电路，除数据寄存器U1、U4外，还必须有中断请求触发器U7（INTR）、中断屏蔽触发器U3（MASK），以及中断向量寄存器U9；
（2）CPU响应中断的条件有4：
①由外设对中断请求触发器U2置‘1‘，⑦中断屏蔽触发器U3置’1‘，从而通过与门U7向CPU发出中断请求信号INTR；③CPU的IF（中断允许标志位）=1④当前指令执行完后．CPU响应中断，进入中断响应周期。
2．中断控制器的基本要求和组成。
中断控制器是用来实现中断传送的控制电路，为保证中断传送的正确、可靠地实现，中断控制器必须具有如下功能：
（1）能接受多个中断源的中断请求，控制器中“或门”是不可缺少的，并可对任意一个或几
个中断请求进行屏蔽。
因此，必须有中断屏蔽寄存器；
（2）能进行中断优先级判别，把最高优先级的中断请求送到CPU。
因此，控制器中判比电路
也是必须有的。
例如，采用编码器和比较器组成的优先排队、判别电路；
（3）能实现中断嵌套，这可由优先级寄存器同编码器、比较器组合来实现这一功能；
（4）当CPU响应中断时，必须能提供该中断的中断类型码．以提示该中断酌中断向量，因
此，控制器中中断类型码的写入和读出电路也是必须有的。
据此，可画出满足上述功能要求的中断控制器的原理图，见图1．4．4所示。
3．8259A可编程中断控制器的结构和功能。
必须领会8259A的结构和功能。
8259A的基本结构为：
同CPU一例的连接部件为“数据总线缓冲器”、“读写逻辑”和“控制逻辑”；同中断源一侧
连接的是“中断请求寄存器IR3t”；而“中断服务寄存器ISR”’“中断屏蔽寄存器IMR和“优先级比较器PR”用来对多个中断请求信号进行屏蔽和判别，把末被屏蔽的、最高优先级的中断请求送到CPU。
“级联缓冲器／比较器”主要用于多片8259A级联应用。
据此结构，8259A具有如下功能：
（U可管理8级优先级中断源或通过9片组成级联工作，最多可管理64级优先级中断源
（2）可对任一级中断源进行屏蔽或取消屏蔽；
（3）具有多种中断优先级管理方式，各种管理方式都可通过程序动态地进行变化；
（4）能向CPU提供中断类型码，以指示CPU转入相应的中断服务程序。
4．8259A的中断优先级的管理方式及中断结束方式
（1）8259A有5种中断优先级管理方式：
①完全嵌套方式。
按固定优先级高低来管理中断，若829A初始化未对优先级管理方式编
程，则8259A自动进入“完全嵌套方式”，
②自动循环方式。
中断源的优先级将随中断响应过程的结束而随时跟着改变的中断优先级
管理方式。
可用两种方式使8259A进入自动循环方式：
一是在中断服务程序末尾发一条普通EOI循环命令；二是在主程序或中断服务程序中，发置位／复位自动E01循环命令。
③特殊循环方式。
通过在主程序或中断服务程序中发“特殊循环方式”操作命令来指定某
个中断泥的优先级为最低级，其余中断源的优先级随之循环变化。
可用两种方式使8259A进入特殊循环方式：
一是在程序的任何地方执行一条置位优先级命令；二是在中断服务程序结束处执行一条持殊的EOI循环命令。
④特殊屏蔽方式。
可在中断服务程序中用中断屏蔽命令来屏蔽当前正在服务的中断级别时，
同时使中断服务寄存器中对应当前中伤级的位自动情“0”，从而屏蔽了当前正在处理的本级中断，还真正开放了其他较低级的中断请求。
特殊屏蔽方式可通过操作命令字OCW3来设置或取消。
⑤查询排序方式。
用软件查询方法来响应与8259A相连接的8级中断请求，CPU先用操作
命令字发查询命令给8259A，再用输入指令读取IRR寄存器的状态，以识别当前有无中断请求及最高优先级的中断请求。
（2）8259A有两种中断结束方式：
①EOI命令方式。
在中断服务程序结束的末尾（IRET指令之前）向8259A发出中断结束命
令．清除ISRR中的相应位，表示该级的中断服务程序已经结束。
EOI命令有普通EOI命令和特殊EOI命令两种。
⑦自动EOI方式。
在第二个页顽有效信号的后沿由8259A自动执行EOI操作，复位ISR中
已置位的中断优先级最高的位。
5．8259A的中断顺序
8259A的中断顺序可用如下实例说明之。
（1）设IR0—IR7中，IR0，IR22，IR3和IR5为有效高电平；
（2）IRRo，IRR2，IRR3和IRR5这4位置“1“；
（3）8259A对4个IRRi判别优先级，使最高优先级的IR0送CPU，置INTR=高电平；
（4）CPU响应中断，发出二个INTA信号；
（5）8259A接受第一个INTA，使ISR0置1，IR0清0，此时不驱动数据总线；
（6）CPU启动第2个INTA，使数据总线上传送中断类型码；
（7）在AEOI（自动中断结束）下，在第二个INTA的后沿，ISR0被复位；
（8）在正常EOI下，ISR0的复位在中断服务程序末尾，IRET指令之前，由相应的
升级会员 