数字电路 实验指导书.docx
《数字电路 实验指导书.docx》由会员分享，可在线阅读，更多相关《数字电路 实验指导书.docx（19页珍藏版）》请在冰点文库上搜索。
数字电路实验指导书
TPE-D型系列数字电路实验箱
数字逻辑电路
实验指导书
实验一门电路逻辑功能及测试
实验二组合逻辑电路（半加器、全加器及逻辑运算）
实验三时序电路测试及研究
实验四集成计数器及寄存器
实验一门电路逻辑功能及测试
一、实验目的
1、熟悉门电路逻辑功能。
2、熟悉数字电路实验箱及示波器使用方法。
二、实验仪器及器件
1、双踪示波器；
2、实验用元器件
74LS00二输入端四与非门2片
74LS20四输入端双与非门1片
74LS86二输入端四异或门1片
74LS04六反相器1片
三、预习要求
1、复习门电路工作原理及相应逻辑表达式。
2、熟悉所用集成电路的引线位置及各引线用途。
3、了解双踪示波器使用方法。
四、实验内容
实验前检查实验箱电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错（Vcc=+5v，地线实验箱上备有）。
线接好后经实验指导教师检查无误可通电实验。
实验中改动接线须先断开电源，接好后在通电实验。
1、测试门电路逻辑功能
⑴选用双四输入与非门74LS20一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4（实验箱左下角的逻辑电平开关的输出插口），输出端接实验箱上方的LED电平指示二极管输入插口D1～D8中的任意一个。
⑵将电平开关按表1.1置位，分别测出输出逻辑状态值及电压值填表。
输入
输出
1
2
3
4
Y
电压（V）
H
H
H
H
L
H
H
H
L
L
H
H
L
L
L
H
L
L
L
L
表1.1
2、异或门逻辑功能测试
⑴选二输入四异或门电路74LS86，按图1.5接线，输入端1、2、4、5接电平开关
输出插口，输出端A、B、Y接电平显示发光二极管。
⑵将电平开关按表1.2的状态转换，将结果填入表中。
表1.2
输入
输出
A
B
C
D
LL
HL
HH
HH
HH
LH
LL
LL
LL
HL
HH
LH
3、逻辑电路的逻辑关系
⑴用74LS00双输入四与非门电路，按图1.3、图1.4接线，将输入输出逻辑关系
分别填入表1.2，表1.3中。
输入
输出
A
B
Y
L
L
H
H
L
H
L
H
图1.3
图1.4
图1.3
1.3
输入
输出
A
B
Y
L
L
H
H
L
H
L
H
图1.4
⑵写出两个电路的逻辑表达式。
4、逻辑门传输延迟时间的测量
用六反相器（非门）按图1.5接线，输入80KHz连续脉冲（实验箱脉冲源），
用双踪示波器测输入、输出相位差。
计算每个门的平均传输延迟时间的tpd值
注：
表中“1”表示为高电位，“0”表示低电位。
图1.5
5、利用与非门控制输出
用一片74LS00按图1.6接线。
S接任一电平开关，用示波器观察S对输出脉
冲的控制作用。
图1.6
6、用与非门组成其它门电路并测试验证。
⑴组成或非门：
用一片二输入端四与非门组成或非门
------
Y=A+B=A∙B
画出电路图，测试并填表1.5。
输入
输出
A
B
Y
0
0
1
1
0
1
0
1
A
B
Y
0
0
1
1
0
1
0
1
表1.6
表1.5
⑵组成异或门：
①将异或门表达式转化为与非门表达式；
②画出逻辑电路图；
③测试并填表1.6。
五、实验报告
1、按各步骤要求画出逻辑图。
2、回答问题：
⑴怎样判断门电路逻辑功能是否正常?
⑵与非门一个输入接连续脉冲，其余端什么状态允许脉冲通过？
什么状态时禁止
脉冲通过？
⑶异或门又称可控反相门，为什么？
实验二组合逻辑电路（半加器、全加器及逻辑运算）
一、实验目的
1、掌握组合逻辑电路的功能测试。
2、验证半加器全加器的逻辑功能。
3、学会二进制的运算规律。
二、实验仪器及器件
1、元器件：
74LS00二输入端四与非门3片
74LS86二输入端四异或门1片
74LS54四组输入与或非们1片
三、预习要求
1、预习组合逻辑电路的分析方法；
2、预习用与非门和异或门构成的半加器、全加器的工作原理；
3、预习二进制数的运算。
四、实验内容
1、组合逻辑电路功能测试
⑴用2片74LS00组成图2.1所示逻辑电路。
为了便于接线和检查，按图中注明的
芯片编号及引脚对应的标号接线。
⑵图中A、B、C接电平开关，Y1、Y2接发光管电平显示。
⑶按表2.1要求，改变A、B、C的状态填表并写出Y1、Y2的逻辑表达式。
⑷比较逻辑表达式运算结果与实验是否一致。
表2.1
图2.1
输入
输出
A
B
C
Y1
Y2
0
0
0
1
1
1
1
0
0
0
1
1
1
0
0
1
0
1
1
1
0
0
1
0
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，
故半加器可用一个集成异或门和二个与非门组成如图2.2。
⑴在实验箱上用异或门和与非门接成以上电路。
A、B接电平开关S、Y、Z接电平显示。
⑵按表2.2要求改变A、B状态，将实验结果填表。
表2.2
输入端
A
0
1
0
1
B
0
0
1
1
输出端
Y
Z
3、测试全加器的逻辑功能。
⑴写出图2.3电路的逻辑表达式；
⑵根据逻辑表达式列出真值表；
⑶根据真值表画出函数Si、Ci的卡诺图。
图2.3
Y=Z=X1=X2=
X3=Si=Ci=
BiCi-1
Ai
00
01
11
10
BiCi-1
Ai
00
01
11
10
Si=Ci=
⑷填写表2.3各点状态。
表2.3
Ai
Bi
Ci-1
Y
Z
X1
X2
X3
Si
Ci
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
1
⑸按照原理图选择与非门，接线进行测试。
将结果记录在表2.4中，并与表2.3数
据进行比较，看逻辑功能是否一致。
4、测试用异或、与或和非门组成的全加器的逻辑功能
全加器可以用两个半加器和两个与门一个或门组成在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
⑴画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
⑵找出用异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
⑶当输入端Ai、Bi、Ci-1为下列情况时，用万用表测量Si和ci的电位并将其转换为逻辑状态填入下表。
表2.4
Ai
Bi
Ci-1
Ci
Si
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
1
表2.5
输入端
被加数Ai
0
0
0
0
1
1
1
1
加数Bi
0
0
1
1
0
0
1
1
低位来的进位Ci-1
0
1
0
1
0
1
0
1
输出端
和数Si
向高位进位
Ci+1
五、实验报告
1、整理实验数据、图表并对实验结果进行分析讨论。
2、总结组合逻辑电路的分析。
实验三时序电路测试及研究
一、实验目的
1、掌握常用时序电路分析，设计及测试方法。
2、训练独立进行实验的技能。
二、实验仪器及材料
1、双踪示波器
2、实验用元器件
74lS73双J-K触发器2片
74LS175四D触发器1片
74LS10三输入端三与非门1片
74LS00二输入端四与非门1片
三、实验内容
1、异步二进制计数器
（1）按图5.1接线。
（2）由CP端输入单脉冲，测试并记录Q1—Q4状态及波形（可调连续脉冲）。
（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
2、异步二—十进制加法计数器
（1）按图5.2接线。
QA、QB、QC、QD4个输出端分别接发光二极管显示，CP端接
连续脉冲或单脉冲。
（2）在CP端接连续脉冲，观察CP、QA、QB、QC、QD的波形。
（3）画出CP、QA、QB、QC、QD的波形。
3、自循环移位寄存器——环形计数器
（1）按图5.3接线构成环形计数器，将A、B、C、D置为1000，用单脉冲计数，记
录各触发器状态。
改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作
用的结果），观察计数器能否正常工作。
分析原因。
（2）按5.4接线，与非门用74LS10三输入端三与非门重复上述实验，对比试验结果，总结关于启动机会。
五、实验报告
1、画出实验内容要求的波形及记录表格。
2、总结计数器电路特点。
实验四集成计数器及寄存器
一、实验目的
1、熟悉集成计数器逻辑功能和各控制端作用。
2、掌握计数器使用方法。
二、实验仪器及材料
1、双踪示波器
2、器件
74LS90十进制计数器2片
74LS00二输入端四与非门1片
三、实验内容及步骤
1、集成计数器74LS90功能测试。
74LS90是二-五-十进制异步计数
器。
逻辑简图如图6.1所示。
74LS90
具有下述功能：
①直接置0（R0
（1））·R0
（2）=1），
直接置9（S9
（1）·S9
（2）=1）；
②二进制计数（CP1输入QA输
出）；
③五进制计数（CP2输入QDQCQB输出）；
④十进制计数（两种接法如图6.2（A）、（B）所示）；
按芯片引脚图分别测试上述功能，并填入表6.1、表6.2、表6.3中。
图6.2十进制计数器
表6.1功能表
R0
（1）R0
（2）R0（3）R0（4）
输出
QDQCQBQA
HHLX
HHXL
XXHH
XLXL
LXLX
LXXL
XLLX
表6.2二一五混合进制
计数
输出
QA
QD
QC
QB
0
1
2
3
4
5
6
7
8
9
表6.3十进制
计数
输出
QA
QD
QC
QB
0
1
2
3
4
5
6
7
8
9
2、计数器级连
分别用2片74LS90计数器连成二-五混合进制、十进制计数器。
⑴画出连线电路图。
⑵按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲
验证设计是否正确。
⑶画出四位十进制计数器连线图并总结多级计数级连规律。
3、任意进制计数器设计方法
采用脉冲反馈法（称复位法或置位法），可用74LS90组成任意模（M）计数器。
图
6.3是用74LS90实现模7计数器的两种方案，图（A）采用复位法，即计数计到M异步
清0，图（B）采用置位法，即计数计到M-1异步置0。
图7.374LS90实现七进制计数方法
当实现十以上进制的计数器时可将多片级连使用。
图7.4是45进制计数的一种方案，输出为8421BCD码。
图6.4
（1）按图6.4接线，并将输出接到显示器上验证。
（2）设计一个六十进制计数器并接线验证。
（3）记录上述实验各级的同步波形。
四、实验报告
1、整理实验内容和各实验数据。
2、画出实验内容1、2所要求的电路图及波形图。
3、总结计数器使用特点。
升级会员 