多功能数字的电路设计文档格式.docx

多功能数字的电路设计文档格式.docx

《多功能数字的电路设计文档格式.docx》由会员分享，可在线阅读，更多相关《多功能数字的电路设计文档格式.docx（20页珍藏版）》请在冰点文库上搜索。

多功能数字钟的电路设计

起止日期：

20131111—20131117指导教师：

臧大进

设计要求：

一、设计目的

1、掌握数字钟的设计、组装与调试方法。

2、熟悉集成电路的使用方法。

二、设计任务及要求

1、时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2、具有快速校准时、分、秒的功能。

3、计时准确度，每天计时误差不超过1s。

4、整点自动报时，在离整点10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。

摘要

21世纪，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

时间对人们来说总是那么宝贵，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

数字钟是用数字集成电路构成的、用数码显示的、具有实现时、分、秒数字显示的计时装置。

由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度与传统机械表相比，具有走时准确、显示直观、无机械传动装置等特点。

因而广泛应用于车站、码头、机场、商店等公共场所。

在控制系统中，也常用来作定时控制的时钟源。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；

也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；

还可以利用单片机来实现电子钟等等。

本课题采用中小规模集成电路制作，需要振荡器、分频器、计算器、显示器等电路，所用的元器件较多，仅计数器就需要好多块，虽然原理简单，但所画出的电路图比较复杂，功能单一

关键词：

振荡器;

分频器;

显示器;

74HC390;

CD4511

目录

1绪论1

1.1课题描述1

1.2基本工作原理及构成框图1

2设计原理及相关芯片介绍2

2.1晶体振荡器电路2

2.1.1工作原理及电路组成2

2.1.2二进制计数器CD40603

2.2分频器电路3

2.2.1工作原理及构成3

2.2.22输入与非门74HC00D4

2.2.3七段显示译码/驱动器CD45114

2.3时间计数电路6

2.3.1十进制计数器74HC3906

2.3.2工作原理及电路组成6

2.4译码驱动及数字显示电路7

2.4.17段数码管译码器74LS477

2.4.2数字显示电路8

2.5校正电路10

2.6整点报时电路11

2.6.1工作原理及电路组成11

2.6.28输入与非门74HC30D11

3总体电路设计12

3.1实验设备及元器件12

总结15

致谢15

参考文献..16

绪论

1.1课题描述

数字钟因其小巧，价格低廉，走时精度高，使用方便，功能多等特点，更加适合现代人的工作和生活，因此得到了广泛的使用。

本课题采用中小规模集成电路制作，根据数码管动态显示原理来进行显示，用32768Hz的晶振产生振荡脉冲，采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来，是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。

在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。

1.2基本工作原理及构成框图

图1所示为数字钟的一般构成框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示、查看时间等附加功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”“分”“秒”计数器、校时电路、分频器电路和振荡器组成。

通常使用石英晶体振荡器电路构成数字钟，其一般构成电路如图1所示。

2设计原理及相关芯片介绍

2.1晶体振荡器电路

晶体振荡器—简称石英晶体或晶体，是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

2.1.1工作原理及电路组成

图2所示为晶体振荡器电路。

该电路通过U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体X1的频率选为32768HZ。

该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

C1、C2均为30pF。

当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。

该电路由晶体与2个30pF电容、1个CD4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号。

图2晶体振荡电路

2.1.2二进制计数器CD4060

CD4060是14位二进制串行计数器，其有三个特点：

内置振荡器；

全静态操作；

有14级计数器，10个输出端，其内部框图和引脚分布如图3、4所示。

图3CD4060内部框图

图4CD4060引脚图

它有两部分组成，一部分是14级分频器信号；

另一部分是振荡器，由内含两个串接的反相器和外接电阻电容构成，因此该集成电路可以直接实现振荡和分频的功能。

CD4060的工作电压通常为4.5V~18V。

2.2分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。

2.2.1工作原理及构成

本实验中采用CD4060来构成分频电路。

CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用相对更为方便。

CD4060计数为14级2进制计数器，可以将32768Hz的信号分频为2Hz。

其电路原理图如图5所示。

图5分频器电路

2.2.22输入与非门74HC00D

74HC00D是一个2输入与非门集成块引脚图见图6。

图674HC00D引脚图

2.2.3七段显示译码/驱动器CD4511

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

引脚排列如图7所示。

其中A,B,C,D为BCD码输入，A为最低位。

LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。

BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。

LE是锁存控制端，高电平时锁存，低电平时传输数据。

a～g是7段输出，可驱动共阴LED数码管。

另外，CD4511显示数“6”时，a段消隐；

显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。

所谓共阴LED数码管是指7段LED的阴极是连在一起的，在应用中应接地。

限流电阻要根据电源电压来选取，电源电压5V时可使用300Ω的限流电阻。

图7CD4511引脚图

CD4511的真值表如表1所示。

CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001）时，显示字形也自行消隐。

表1CD4511真值表

2.3时间计数电路

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；

分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

2.3.1十进制计数器74HC390

时间计数电路一般采用10进制计数器74HC390来实现时间计数单元的计数功能，该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。

其内部框图及引脚图见图8、9。

图874HC390内部框图

图974HC390引脚图

2.3.2工作原理及电路组成

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。

CPA（下降没效）与１Hz输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为6进制计数器的电路连接方法如图9所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

图910进制—6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。

利用1片74HC390实现12进制计数功能的电路如图10所示。

图1012进制计数器电路

2.4译码驱动及数字显示电路

选择74LS47作为显示译码电路；

选择LED数码管作为显示单元电路。

由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阳的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。

2.4.17段数码管译码器74LS47

74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字，其引脚图见图11

图1174LS47引脚图

74LS47的功能表如表2所示，其中A3A2A1A0=DCBA

表274LS47功能表

2.4.2数字显示电路

数字钟从原理上讲是一种典型的数字电路，其中显示电路可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

根据数字钟显示的需要有：

（1）六进制电路

由74HC390、74HC00D、数码管与74LS47组成。

先由十进制计数器74HC390构成六进制计数器，再通过74LS47将输入进来的六进制信号翻译成十进制数，输送到数码管显示出来。

电路如图12。

图12六进制电路图

（2）十进制电路

由74HC390、数码管与74LS47组成，电路如图13。

图13十进制电路图

（3）六十进制电路

由两个数码管、两74LS47、一个74HC390与一个74HC00D芯片组成。

先由十进制计数器74HC390构成六十进制计数器，再通过74LS47将输入进来的六十进制信号翻译成十进制数，输送到数码管显示出来。

电路如图14。

图14六十进制电路图

（4）双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。

2.5校正电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；

In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；

输出端则与分或时个位计时输入端相连。

当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；

当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图15。

图15带有消抖电路的校正电路

2.6整点报时电路

实际应用中，有的数字钟带有整点报时的功能，即电路在整点前10秒钟内开始整点报时，例如当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。

2.6.1工作原理及电路组成

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA,个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路可选74HC30来构成，其电路图见图16。

图16整点报时电路

2.6.28输入与非门74HC30D

74HC30D为8输入与非门，其引脚图如图17所示：

图1774HC30D引脚图

3总体电路设计

本课题整个数字钟由时间计数电路、晶体振荡电路、校正电路、分频器电路以及数字显示电路组成。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

3.1实验设备及元器件

+5V直流电源，双掷开关2个，四连面包板1块，共阳七段数码管6个，网络线2米/人，474LS47集成块6块，CD4060集成块1块，74HC390集成块3块，74HC51集成块1块，74HC00集成块2块，74LS08集成块1块，10MΩ电阻5个，300Ω电阻6个，30p电容2个，32.768k时钟晶体1个。

（1）2路与或非门74HC51

74HC51是一个2路与或非门，其内部引脚图如图19所示：

图1974HC51内部引脚图

（2）4-2输入与门74HC08

74HC08是一个4-2输入的与非门电路，其内部引脚图如图20所示：

图2074HC08内部引脚图

（3）双D触发器74LS74

74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（

）复位输入（

）、时钟输入（CP）和数据输出（Q、

）。

、

的低电平使输出预置或清除，而与其它输入端的电平无关。

当

均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。

如图21所示为74LS74的内部引脚图。

图2174LS74内部引脚图

在原有的简图的基础上，可画出按实际芯片布局所形成的数字钟设计原理图，如图22所示。

图22数字钟设计原理图

总结

课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程。

随着科学技术发展的日新月异，电子技术在生活中可以说是无处不在。

因此做为二十一世纪的大学生来说掌握电子技术是非常之重要。

回顾此次数字钟课程设计，至今我仍感慨颇多，的确，从得知选题到定稿，从理论到实践，在整整-周的日子里，可以说是苦多于甜，但是可以学到很多很多东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上无法学到的知识。

通过这次课程设计使我懂得了理论与实际相结合的重要性，只有理论知识是远远不够的。

只有理论与实际相结合才能提高自己的实际动手能力和独立思考的能力。

在设计中遇到的问题有很多，这毕竟是第一次，难免会遇到各种各样的问题。

在这次设计中我发现我所学的知识这远远不够，在今后的学习中我要更加努力奋斗！

致谢

首先，我要感谢我的数字电子技术老师——老师在课程设计上给予我的指导、提供给我的支持和帮助，这是我能顺利完成这次报告的主要原因，更重要的是老师帮我解决了许多技术上的难题，让我能把整个系统，包括数字钟原理图的设计、课程设计的格式以及涉及到的元器件了解得更加完善。

在此期间，我不仅学到了许多新的知识，而且也开阔了视野，提高了自己的设计能力。

其次，我要感谢帮助过我的同学，他们也为我解决了不少我不太明白的设计上的难题。

同时也感谢学院为我提供良好的做毕业设计的环境。

最后，再一次感谢所有在设计中曾经帮助过我的良师益友和同学。

参考文献

[1]乐丽琴，宋家友.数字电子技术[M].哈尔滨：

哈尔滨工程大学出版社，2011.

[2]蒋华勤.电子技术基础实验[M].郑州：

中国计量出版社，2009.

[3]吴建强.电工学新技术实践[M].北京：

机械工业出版社，2004.

[4]电工电子学习指导[M].北京：

化学工业出版社，2003.

[5]王建华，吴道悌.电工学实验[M].北京：

高等教育出版社，2003.

[6]邓玉元，蒋卓勤.Multisim2001及其在电子设计中的应用[M].西安:

西安电子科技大学出版社，2003.

.