VerilogHDL流水灯设计Word格式.docx

上传人:b****2 文档编号:4587155 上传时间:2023-05-03 格式:DOCX 页数:9 大小:38.86KB
下载 相关 举报
VerilogHDL流水灯设计Word格式.docx_第1页
第1页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第2页
第2页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第3页
第3页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第4页
第4页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第5页
第5页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第6页
第6页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第7页
第7页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第8页
第8页 / 共9页
VerilogHDL流水灯设计Word格式.docx_第9页
第9页 / 共9页
亲,该文档总共9页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

VerilogHDL流水灯设计Word格式.docx

《VerilogHDL流水灯设计Word格式.docx》由会员分享,可在线阅读,更多相关《VerilogHDL流水灯设计Word格式.docx(9页珍藏版)》请在冰点文库上搜索。

VerilogHDL流水灯设计Word格式.docx

1、用VerilogHDL语言设计一个流水灯,输入0的时候led~led7,1Hz正向流水3次,然后全亮;

然后2Hz逆向流水5次全亮;

循环。

输入1的时候led0~led7,0.5Hz奇数流水2次,全亮,1Hz偶数流水4次,全亮,然后循环。

2、用QuartusII软件进行编译,仿真,下载到实验平台进行验证。

四、设计原理图

en为可调输入,输出为8位数据,为流水灯实验,试用8个LED指示灯来表示,具体引脚分配见下。

五、引脚分配情况

六、源程序代码

VerilogHDL程序:

moduleLED(clk,led,en);

inputclk;

inputen;

output[7:

0]led;

//输出端口定义为寄存器型

reg[7:

0]led;

reg[8:

0]state1;

0]state2;

always@(posedgeclk)//always语句,表示每当CLK的上升沿到来时,完成begin-end之间语句的操作

if(!

en)

beginstate2=0;

state1=state1+1;

//oneclk,onestate

case(state1)

1,2:

led<

=8'

b00000001;

//1-7zhengxu,3bian

3,4:

b00000010;

5,6:

b00000100;

7,8:

b00001000;

9,10:

b00010000;

11,12:

b00100000;

13,14:

b01000000;

15,16:

b10000000;

17,18:

19,20:

21,22:

23,24:

25,26:

27,28:

29,30:

31,32:

33,34:

35,36:

37,38:

39,40:

41,42:

43,44:

45,46:

47,48:

49:

b11111111;

//quanliang

50:

51:

52:

53:

54:

55:

56:

57:

58:

59:

60:

61:

62:

63:

64:

65:

66:

67:

68:

69:

70:

71:

72:

73:

74:

75:

76:

77:

78:

79:

80:

81:

82:

83:

84:

85:

86:

87:

88:

89:

90:

91:

beginled<

b00000000;

state1=0;

end

default:

state1=0;

endcase

end

else

beginstate1=0;

state2=state2+1;

case(state2)

1,2,3,4:

5,6,7,8:

9,10,11,12:

13,14,15,16:

17,18,19,20:

21,22,23,24:

25,26,27,28:

29,30,31,32:

33:

34,35:

36,37:

38,39:

40,41:

42,43:

44,45:

46,47:

48,49:

50,51:

52,53:

54,55:

56,57:

58,59:

60,61:

62,63:

64,65:

beginled<

state2=0;

state2=0;

//default,8'

b11111110

Endmodule

分频器部分:

moduleclk_div(clk_out,clk_in);

inputclk_in;

outputclk_out;

regclk_out;

reg[25:

0]counter;

//50_000_000=1011_1110_1011_1100_0010_0000_00

parametercnt=25_000_000;

///50MHzisthesysclk,50_000_000=2FAF080

always@(posedgeclk_in)

begin

counter<

=counter+1;

if(counter==cnt/2-1)

begin

clk_out<

=!

clk_out;

counter<

=0;

end

endmodule

七、心得体会

通过这次课程设计,我拓宽了知识面,锻炼了能力,综合素质得到较大提高。

而安排课程设计的基本目的,是在于通过理论与实际的结合、人与人的沟通,进一步提高思想觉悟和领悟力。

尤其是观察、分析和解决问题的实际工作能力。

它的一个重要功能,在于运用学习成果,检验学习成果。

运用学习成果,把课堂上学到的系统化的理论知识,尝试性地应用于实际设计工作,并从理论的高度对设计工作的现代化提出一些有针对性的建议和设想。

检验学习成果,看一看课堂学习与实际工作到底有多大距离,并通过综合分析,找出学习中存在的不足,以便为完善学习计划,改变学习内容与方法提供实践依据。

实际能力的培养至关重要,而这种实际能力的培养单靠课堂教学是远远不够的,必须从课堂走向实践。

这也是一次预演和准备毕业设计工作。

通过课程设计,让我们找出自身状况与实际需要的差距,并在以后的学习期间及时补充相关知识,为求职与正式工作做好充分的知识、能力准备,从而缩短从校园走向社会的心理转型期。

课程设计促进了我系人才培养计划的完善和课程设置的调整。

课程设计之后,我们普遍感到不仅实际动手说,这应该是个警示,在剩下的大学生活里,我应该好好珍惜,好好学习各方面的知识。

八、参考文献

[1]全国大学生电子设计竞赛组委会.全国大学生电子设计获奖作品汇编[J].北京理工大学出版社,2005。

[2]康华光.电子技术基础-数字部分[M].高等教育出版社,1998。

[3]谭会生等.EDA技术及应用[M].西安电子科技大学出版社,2001

[4]潘松,等.EDA技术实用教程[M].科学出版社,2006

[5]雷伏容HDL电路设计[M].清华大学出版社,2006

[6]CharlesH.Roth,等.数字系统设计与HDL[M].电子工业出版社,2008

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 解决方案 > 学习计划

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2