硬件类笔试大汇总Word文件下载.docx
《硬件类笔试大汇总Word文件下载.docx》由会员分享，可在线阅读，更多相关《硬件类笔试大汇总Word文件下载.docx（33页珍藏版）》请在冰点文库上搜索。
14、多时域设计中,如何处理信号跨时域.（南山之桥）
15、给了reg的setup,hold时间,求中间组合逻辑的delay范围.（飞利浦-大唐笔试）
Delay<
period-setup–hold
16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min.组合逻辑电路最大延
迟为T2max,最小为T2min.问,触发器D2的建立时间T3和保持时间应满足什么条件.（华
为）
17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->
q,还有clock的delay,写出决
定最大时钟的因素,同时给出表达式.（威盛VIA2003.11.06上海笔试试题）
18、说说静态、动态时序模拟的优缺点.（威盛VIA2003.11.06上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号如何改善timing.（威盛VIA
20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,
使得输出依赖于关键路径.（未知）
21、逻辑方面数字电路的卡诺图化简,时序（同步异步差异）,触发器有几种（区别,优
点）,全加器等等.（未知）
22、卡诺图写出逻辑表达使.（威盛VIA2003.11.06上海笔试试题）
23、化简F（A,B,C,D）=m（1,3,4,5,10,11,12,13,14,15）的和.（威盛）
24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-
wellprocess.Plotitstransfercurve（Vout-Vin）Andalsoexplainthe
operationregionofPMOSandNMOSforeachsegmentofthetransfercurve?
（威
盛笔试题circuitdesign-beijing-03.11.09）
25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefine
therationofchannelwidthofPMOSandNMOSandexplain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?
27、用mos管搭出一个二输入与非门.（扬智电子笔试）
28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateand
explainwhichinputhasfasterresponseforoutputrisingedge.（lessdelay
time）.（威盛笔试题circuitdesign-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号,真值表,还有transistorlevel的电路.（Infineon笔
试）
30、画出CMOS的图,画出tow-to-onemuxgate.（威盛VIA2003.11.06上海笔试试题）
31、用一个二选一mux和一个inv实现异或.（飞利浦-大唐笔试）
32、画出Y=A*B+C的cmos电路图.（科广试题）
33、用逻辑们和cmos电路实现ab+cd.（飞利浦-大唐笔试）
34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C（D+E）.（仕兰微电子）
35、利用4选1实现F（x,y,z）=xz+yz’.（未知）
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化
简）.
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形.
（Infineon笔试）
38、为了实现逻辑（AXORB）OR（CANDD）,请选用以下逻辑中的一种,并说明为什
么?
1）INV
2）AND
3）OR
4）NAND
5）NOR
6）XOR
答案:
NAND（未知）
39、用与非门等设计全加法器.（华为）
40、给出两个门电路让你分析异同.（华为）
41、用简单电路实现,当A为输入时,输出B波形为…（仕兰微电子）
42、A,B,C,D,E进行投票,多数服从少数,输出是F（也就是如果A,B,C,D,E中1的个数比0
多,那么F输出为1,否则F为0）,用与非门实现,输入数目没有限制.（未知）
43、用波形表示D触发器的功能.（扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器.（扬智电子笔试）
45、用逻辑们画出D触发器.（威盛VIA2003.11.06上海笔试试题）
46、画出DFF的结构图,用verilog实现之.（威盛）
47、画出一种CMOS的D锁存器的电路图和版图.（未知）
48、D触发器和D锁存器的区别.（新太硬件面试）
49、简述latch和filp-flop的异同.（未知）
50、LATCH和DFF的概念和区别.（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的.
（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图.（华为）
53、请画出用D触发器实现2倍分频的逻辑电路?
54、怎样用D触发器、与或非门组成二分频电路?
（东信笔试）
55、Howmanyflip-flopcircuitsareneededtodivideby16?
（Intel）16分频?
56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出
carryout和next-stage.（未知）
57、用D触发器做个4进制的计数.（华为）
58、实现N位JohnsonCounter,N=5.（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?
（仕兰
微电子）
60、数字电路设计当然必问Verilog/VHDL,如设计计数器.（未知）
61、BLOCKINGNONBLOCKING赋值的区别.（南山之桥）
62、写异步D触发器的verilogmodule.（扬智电子笔试）
moduledff8（clk,reset,d,q）;
input
clk;
reset;
[7:
0]d;
output[7:
0]q;
reg
always@（posedgeclkorposedgereset）
if（reset）
q<
=0;
else
=d;
endmodule
63、用D触发器实现2倍分频的Verilog描述?
（汉王笔试）
moduledivide2（clk,clk_o,reset）;
input
clk,reset;
output
clk_o;
wirein;
regout;
always@（posedgeclkorposedgereset）
if（reset）
out<
=in;
assignin=~out;
assignclk_o=out;
endmodule
64、可编程逻辑器件在现代电子设计中越来越重要,请问:
a）你所知道的可编程逻辑器
件有哪些?
b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑.（汉王笔试）
PAL,PLD,CPLD,FPGA.
d;
output
q;
regq;
65、请用HDL描述四位的全加法器、5分频电路.（仕兰微电子）
66、用VERILOG或VHDL写一段代码,实现10进制计数器.（未知）
67、用VERILOG或VHDL写一段代码,实现消除一个glitch.（未知）
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差,很容易误解
的）.（威盛VIA2003.11.06上海笔试试题）
69、描述一个交通信号灯的设计.（仕兰微电子）
70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱.（扬智电子笔试）
71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱
数.
（1）画出fsm（有限状态机）;
（2）用verilog编程,语法要符合fpga设计
的要求.（未知）
72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:
（1）
画出fsm（有限状态机）;
（2）用verilog编程,语法要符合fpga设计的要求;
（3）设计
工程中可使用的工具及设计大致过程.（未知）
73、画出可以检测10010串的状态图,并verilog实现之.（威盛）
74、用FSM实现101101的序列检测模块.（南山之桥）
a为输入端,b为输出端,如果a连续输入为1101则b输出为1,否则为0.
例如a:
0001100110110100100110
b:
0000000000100100000000
请画出statemachine;
请用RTL描述其statemachine.（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）.（飞利浦-大唐
笔试）
76、用verilog/vhdl写一个fifo控制器（包括空,满,半满信号）.（飞利浦-大唐笔试）
77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:
y=lnx,其中,x
为4位二进制整数输入信号.y为二进制小数输出,要求保留两位小数.电源电压为3~5v假
设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程.（仕兰微
电子）
78、sram,falshmemory,及dram的区别?
（新太硬件面试）
79、给出单管DRAM的原理图（西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
-14b）,问你有什么办法提高refreshtime,总共有5个问题,记不起来了.（降低温
度,增大电容存储容量）（Infineon笔试）
80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointout
whichnodescanstoredataandwhichnodeiswordlinecontrol?
（威盛笔试题
circuitdesign-beijing-03.11.09）
81、名词:
sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ:
InterruptReQuest
BIOS:
BasicInputOutputSystem
USB:
UniversalSerialBus
VHDL:
VHICHardwareDescriptionLanguage
SDR:
SingleDataRate
压控振荡器的英文缩写（VCO）.
动态随机存储器的英文缩写（DRAM）.
名词解释,无聊的外文缩写罢了,比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSIVCO（压控振荡器）RAM（动态随机存储器）,FIRIIRDFT（离散
傅立叶变换）或者是中文的,比如:
a.量化误差
b.直方图
c.白平衡
1:
每个嵌入式系统都有只读存储器eprom之类的,请问rom中有些什么,如何布局
2:
请描叙bootloader的主要功能和执行流程
3:
简要分析嵌入式系统的体系结构
4:
列出linux文件系统的目录结构
5:
将变量a进行移位操作,首先设置a的第3位为1,然后清除a的第3位
6:
voidGetMemory（char*p）
{
p=（char*）malloc（100）;
}
voidTest（void）
char*str=NULL;
GetMemory（str）;
strcpy（str,"
helloworld"
;
printf（str）;
请问运行Test函数会有什么样的结果?
答:
char*GetMemory（void）
charp[]="
returnp;
str=GetMemory（）;
VoidGetMemory2（char**p,intnum）
*p=（char*）malloc（num）;
GetMemory（&
str,100）;
hello"
char*str=（char*）malloc（100）;
strcpy（str,“hello”）;
free（str）;
if（str!
=NULL）
strcpy（str,“world”）;
中兴2011校园招聘硬件笔试题zz
一、选择判断题
1.chipscope是哪个fpga厂家的在线调试技术（xilinx,altera的是signaltap）
2.fpga设计中既可以用于静态验证又可以用于动态仿真的是（断言，类似于c语言里的
assert，静态验证类似于程序在编译阶段就能发现错误，动态仿真是仿真阶段发现错
误）
3.wcdma的码片速率是：
3.84mcps（居然蒙对了）
4.下面对arm寄存器的描述错误的是（a,pc指向当前执行指令的下两条指令pc+8）
5.单片机最小系统板的硬件调试顺序（好像是选b，检查焊接->
检查电源是否短路->
程序
是否能正确烧写->
复位电平->
时钟电路是否起振->
调试外围电路）
6.高速pcb设计中应尽量保证地平面的（完整性）
7.源端端接与末端端接的作用（末端端接消除一次反射，源端端接消除第二次反射）
8.信号完整性包括（反射、地弹、振铃、串扰）
9.重新上电后不需要重新配置的是（altera
的maxii，是cpld）
10.根据信息量选择最佳dsp速率（200mips）
11.cpu向外围芯片寄存器a写入0x8f，读出0x0f，不可能的原因是（个人认为“寄存器a
最高位不可读”选项是错误的，不可读的话读出来应该是1，个人感觉）
12.lcd的种类包括（反射型，全透型和半透型
）。
13.大小为128的ram可能是（128是bit还是byte？
）
14.emc的三要素包括（干扰源、耦合路径、敏感设备）
15.6层板比较好的层叠是（信号-地-信号-电源-地-信号）
16.c语言中用到cpu寄存器的变量有（函数参数、函数返回值）
17.戴维南定理包括（节点电压法和回路电流法）
18.阻抗匹配方式（源端串联匹配、终端并联匹配、rc匹配、二极管匹配）
19.51单片机的总线包括（数据总线、地址总线、控制总线）
20.两个16位有符号数相乘，结果最少用多少位数来保存？
（31）
21.16位有符号数进行4次乘加，结果最少用多少位数来保存？
（没看懂）
22.setup
time的概念
23.arm存储保护机制
二、问答题
1.fpga选型时要考虑哪些方面？
（容量、速度、片内资源、功耗、成本、配置方式、开
发工具等等）
2.什么是竞争冒险？
怎么产生的？
如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不
一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现
象。
解决方法：
一是添加布尔式的消去项，二是在芯片外部加电容。
3.emc从哪些方面设计？
a.结构，屏蔽与接地
b.电缆、连接器与接口电路
c.滤波与抑制
d.旁路和去耦
e.pcb设计
f.器件、软件
4.用模拟电路设计加法器
三、设计题
1.c5000系列dsp的最小系统框图并说明硬件调试流程
（用来地址解码的cpld、flash,sdram,电源，复位，时钟，jtag）
2.用hdl写4.5分频电路
中兴2011校园招聘部分软件笔试题zz
选择判断
不一一写了,也记不清,c/c++,java,sql,通信,网络都有涉及.
简答题
1.struct和class的区别
2.error和exception的区别
3.常用软件测试的设计方法
4.int
*const
p
int
const
*p
p的区别
编程
1.在字符串str中找子字符串substr的个数
2.将字符串右移n位
华为硬件笔试题
3．请问C++的类和C里面的struct有什么区别？
答：
struct的成员的默认访问说明符为Public，而class的成员的默认访问说明符为Private。
其他没有区别
4．请讲一讲析构函数和虚函数的用法和作用。
析构函数是在对象生存期结束时自动调用的函数，用来释放在构造函数分配的内存。
虚函数是指被关键字virtual说明的函数，作用是使用C++语言的多态特性
5．全局变量和局部变量有什么区别？
是怎么实现的？
操作系统和编译器是怎么知道的？
一些变量在整个程序中都是可见的，它们称为全局变量。
一些变量只能在一个函数中可知，称为局部变量。
这就是他们的区别。
在任何函数外面定义的变量就是全局变量，在函数内部定义的变量是局部变量，这是它们在程序中的实现过程。
操作系统和编译器是根据程序运行的内存区域知道他们的，程序的全局数据放在所分配内存的全局数据区，程序的局部数据放在栈区。
8。
抽象类和接口的区别是什么？
（1）接口可以被多重implements,抽象类只能被单一extends
（2）接口只有定义,抽象类可以有定义和实现
（3）接口的字段定义默认为:
publicstaticfinal,抽象类字段
升级会员 