计算机组成原理期末试卷及答案(1-6套).doc
《计算机组成原理期末试卷及答案(1-6套).doc》由会员分享，可在线阅读，更多相关《计算机组成原理期末试卷及答案(1-6套).doc（36页珍藏版）》请在冰点文库上搜索。
本科生期末试卷一
一．选择题（每小题1分，共10分）
1．计算机系统中的存贮器系统是指______。
ARAM存贮器
BROM存贮器
C主存贮器
Dcache、主存贮器和外存贮器
2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A+（1–2-32）B+（1–2-31）C2-32D2-31
3．算术/逻辑运算单元74181ALU可完成______。
A16种算术运算功能
B16种逻辑运算功能
C16种算术运算功能和16种逻辑运算功能
D4位乘法运算和除法运算功能
4．存储单元是指______。
A存放一个二进制信息位的存贮元
B存放一个机器字的所有存贮元集合
C存放一个字节的所有存贮元集合
D存放两个字节的所有存贮元集合；
5．相联存贮器是按______进行寻址的存贮器。
A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式
6．变址寻址方式中，操作数的有效地址等于______。
A基值寄存器内容加上形式地址（位移量）
B堆栈指示器内容加上形式地址（位移量）
C变址寄存器内容加上形式地址（位移量）
D程序记数器内容加上形式地址（位移量）
7．以下叙述中正确描述的句子是：
______。
A同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作
C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作
8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A减少了信息传输量
B提高了信息传输的速度
C减少了信息传输线的条数
D加重了CPU的工作量
9．带有处理器的设备一般称为______设备。
A智能化B交互式C远程通信D过程控制
10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数
据，并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面，缓冲区内每存储N
个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每
秒______次中断请求。
A．N/（NX+Y）B.N/（X+Y）NC.min[1/X,1/Y]D.max[1/X,1/Y]
二．填空题（每小题3分，共15分）
1．存储A.______并按B.______顺序执行，这是C.______型计算机的工作原理。
2．移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和
C.______操作。
3．闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体
系结构带来巨大变化，因此作为C.______用于便携式电脑中。
4．微程序设计技术是利用A.______方法设计B.______的一门技术。
具有规整性、可维护
性、C.______等一系列优点。
5．衡量总线性能的重要指标是A.______，它定义为总线本身所能达到的最高B.______。
PCI
总线的带宽可达C.______。
三.（10分）设机器字长32位，定点表示，尾数31位，数符1位，问：
（1）定点原码整数表示时，最大正数是多少？
最小负数是多少？
（2）定点原码小数表示时，最大正数是多少？
最小负数是多少？
四．（9分）设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。
存储周期T=200ns,数据总线宽度为64位，总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少？
五．（9分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。
312622181716150
OP
源寄存器
变址寄存器
偏移量
六．（9分）已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：
微命令字段判别测试字段下地址字段
←操作控制→←——————顺序控制————————→
（1）微指令中的三个字段分别应多少位？
（2）画出对应这种微指令格式的微程序控制器逻辑框图。
七．（9分）画出PCI总线结构图，说明三种桥的功能。
八．（9分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。
主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：
（1）定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。
（2）中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。
请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两种方式下的工作原理。
图B1.1
九．（10分）机动题
十．（10分）机动题
本科生期末试卷一答案
一．选择题
1.D2.B3.C4.B5.C
6.C7.A、D8.C9.A10.A
二．填空题
1.A.程序B.地址C.冯·诺依曼
2.A.浮点B.指数C.对阶
3.A.瞬时启动B.存储器C.固态盘
4.A.软件B.操作控制C.灵活性
5.A.总线带宽B.传输速率C.264MB/S
三．解：
（1）定点原码整数表示：
01111111111111111111111111111111
最大正数：
数值=（231–1）10
11111111111111111111111111111111
最小负数：
数值=-（231–1）10
（2）定点原码小数表示：
最大正数值=（1–2-31）10
最小负数值=-（1–2-31）10
四．解：
信息总量：
q=64位×4=256位
顺序存储器和交叉存储器读出4个字的时间分别是：
t2=mT=4×200ns=8×10–7（s）
t1=T+（m–1）τ=200+3×50=3.5×10–7（s）
顺序存储器带宽是：
W1=q/t2=32×107（位/S）
交叉存储器带宽是：
W2=q/t1=73×107（位/S）
五．解：
（1）操作码字段为6位，可指定26=64种操作，即64条指令。
（2）单字长（32）二地址指令。
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄
存器内容+偏移量决定），所以是RS型指令。
（4）这种指令结构用于访问存储器。
六．解：
（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位（如采用字段译码只需3位），下地址字段为9位，因此控制存储器容量为512个单元，微命令字段是（48–4-9）=35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如B1.2如下：
其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。
地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
图B1.2
七．解：
PCI总线结构框图如图B1.3所示：
图.B1.3
PCI总线有三种桥，即HOST/PCI桥（简称HOST桥），PCI/PCI桥，PCI/LAGACY桥。
在PCI总线体系结构中，桥起着重要作用：
（1）它连接两条总线，使总线间相互通信。
（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。
（3）利用桥可以实现总线间的猝发式传送。
八．解：
数据采集接口方案设计如图B1.4所示。
现结合两种工作方式说明上述部件的工作。
（1）定期巡检方式
主机定期以输出指令DOA、设备码；（或传送指令）送出控制字到A寄存器，其中用四位分别指定选中的缓冲寄存器（四个B寄存器分别与四个采集器相应）。
然后，主机以输入指令DIA、设备码；（或传送指令）取走数据。
（2）中断方式
比较结果形成状态字A'，共8位，每二位表示一个采集器状态：
00正常，01过低，10过高。
有任一处不正常（A'中有一位以上为“1”）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。
中断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。
可判明有几处采集数据越限、是过高或过低，从而转入相应处理。
图B1.4
九．
十．
本科生期末试卷二
一．选择题（每小题1分，共10分）
1六七十年代，在美国的______州，出现了一个地名叫硅谷。
该地主要工业是______它也是______的发源地。
A马萨诸塞，硅矿产地，通用计算机
B加利福尼亚，微电子工业，通用计算机
C加利福尼亚，硅生产基地，小型计算机和微处理机
D加利福尼亚，微电子工业，微处理机
2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
3定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。
A-215~+（215-1）B-（215–1）~+（215–1）
C-（215+1）~+215D-215~+215
4某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。
A64，16B16，64C64，8D16，16。
5交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。
A模块式，并行，多个B模块式串行，多个
C整体式，并行，一个D整体式，串行，多个
6用某个寄存器中操作数的寻址方式称为______寻址。
A直接B间接C寄存器直接D寄存器间接
7流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU______。
A具备同等水平的吞吐能力B不具备同等水平的吞吐能力
C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力
8描述PCI总线中基本概念不正确的句子是______。
AHOST总线不仅连接主存，还可以连接多个CPU
BPCI总线体系中有三种桥，它们都是PCI设备
C以桥连接实现的PCI总线结构不允许许多条总线并行工作
D桥的作用可使所有的存取都按CPU的需要出现在总线上
9计算机的外围设备是指______。
A输入/输出设备B外存储器
C远程通信设备D除了CPU和内存以外的其它设备
10中断向量地址是：
______。
A子程序入口地址B中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器D中断返回地址
二.填空题（每题3分，共15分）
1为了运算器的A._____，采用了B._____进位，C._____乘除法和流水线等并行措施。
2相联存储器不按地址而是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。
3硬布线控制器的设计方法是：
先画出A.______流程图，再利用B.______写出综合逻辑表达式，然后用C.______等器件实现。
4磁表面存储器主要技术指标有A.______，B.______，C.______，和数据传输率。
5DMA控制器按其A.______结构，分为B.______型和C.______型两种。
三．（9分）求证：
[X]补+[Y]补=[X+Y]补（mod2）
四．（9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。
五．（9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。
问：
（1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？
（2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？
（3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？
页号
该页在主存中的起始地址
虚拟地址页号页内地址
33
25
7
6
4
15
5
30
42000
38000
96000
60000
40000
80000
50000
70000
1
2
3
15
0324
7
0128
48
0516
图B2.1
六．（10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出，
其读写控制如下表所示：
读控制写控制
R0
RA0
RA1
选择
W
WA0
WA1
选择
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
R0
R1
R2
R3
不读出
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
R0
R1
R2
R3
不写入
要求：
（1）设计微指令格式。
（2）画出ADD，SUB两条指令微程序流程图。
七．（9分）画出单机系统中采用的三种总线结构。
八．（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。
图B2.2
九．（10分）机动题
十．（10分）机动题
本科生期末试卷二答案
一．选择题
1.D2.C3.A4.D5.A
6.C7.A8.C9.D10.C
二．填空题
1.A.高速性B.先行C.阵列。
2.A.内容B.行地址表C.页表和段表。
3.A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。
4.A.存储密度B.存储容量C.平均存取时间。
5.A.组成结构B.选择C.多路。
三．解：
（1）x>0,y>0,则x+y>0
[X]补+[Y]补=x+y=[X+Y]补（mod2）
（2）x>0,y<0,则x+y>0或x+y<0
因为[X]补=x,[Y]补=2+y
所以[X]补+[Y]补=x+2+y=2+（x+y）
当x+y>0时，2+（x+y）>2，进位2必丢失，又因（x+y）>0,所以
[X]补+[Y]补=x+y=[X+Y]补（mod2）
当x+y<0时，2+（x+y）<2，又因（x+y）<0,所以
[X]补+[Y]补=x+y=[X+Y]补（mod2）
（3）x<0,y>0,则x+y>0或x+y<0
这种情况和第2种情况一样，把x和y的位置对调即得证。
（4）x<0,y<0,则x+y<0
因为[X]补=2+x,[Y]补=2+y
所以[X]补+[Y]补=2+x+2+y=2+（2+x+y）
上式第二部分一定是小于2大于1的数，进位2必丢失，又因（x+y）<0
所以[X]补+[Y]补=2+（x+y）=[X+Y]补（mod2）
四．解：
64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：
3126252221181716150
OP
目标
源
X
D
寻址模式定义如下：
X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定
X=01直接寻址有效地址E=（D）
X=10变址寻址有效地址E=（Rx）＋D
X=11相对寻址有效地址E=（PC）＋D
其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。
该指令格式可以实现RR型，RS型寻址功能。
五．解：
（1）用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。
（2）主存实地址码=96000+0128=96128
（3）虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。
如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。
六．解：
微命令字段共12位，微指令格式如下：
1212111111
R
RA0RA1
w
WA0WA1
LDSA
LDSB
SB->ALU
SB->ALU
CLR
~
P字段
下址字段
各字段意义如下：
R—通用寄存器读命令
W—通用寄存器写命令
.RA0RA1—读R0—R3的选择控制。
WA0WA1—写R0—R3的选择控制。
LDSA—打入SA的控制信号。
LDSB—打入SB的控制信号。
SB->ALU—打开非反向三态门的控制信号。
SB->ALU—打开反向三态门的控制信号，并使加法器最低位加1。
CLR－暂存器SB清零信号。
~——一段微程序结束，转入取机器指令的控制信号。
（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。
七．三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线：
图B2.4
八．解：
设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：
T=Ts＋TL＋Tm。
假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。
又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm≈（n/rN）秒的时间中传输完毕。
TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得：
T=Ts＋1/2r＋n/rN秒
本科生期末试卷三
一．选择题（每小题1分，
升级会员 