最优秀的同步整流驱动ICUCC24610.docx

最优秀的同步整流驱动ICUCC24610.docx

《最优秀的同步整流驱动ICUCC24610.docx》由会员分享，可在线阅读，更多相关《最优秀的同步整流驱动ICUCC24610.docx（19页珍藏版）》请在冰点文库上搜索。

最优秀的同步整流驱动ICUCC24610

绿色同步整流器控制IC—UCC24610

在新一代绿色开关电源中，提高能效的关键技术是同步整流。

二次侧控制各种电路拓扑的同步整流器控制IC—UCC24610。

其为高性能控制器，即能驱动标准电平MOSFET，也可以驱动逻辑电平MOSFET，它即能大幅度减小整流的功耗，还能间接地减小初级侧的损耗。

采用漏源电压检测，最适于反激变换器和LLC谐振半桥，其最适于~的输出电压，它提供一个可调节的辅助触发滤波器调节时段自动地在轻载之下开关，而且SYNC输入还可用于CCM系统，保护特色在TON和EN/TOFF端，防止由于开路或短路造成的导通运行。

主要特色如下：

直到600kHz工作频率；

VDSMOSFET检测；

Ω漏入、Ω源出的栅驱动阻抗；

自动轻载管理；

可调输入的保护特色；

20ns典型的关断比例延迟；

可以直接从5V输出电压供电；

可以从休眠和轻载模式下同步唤醒；

最少的外部元件；

由UCC24610作反激变换器同步整流的电路如图1：

图1UCC24610做反激电路同步整流的基本应用电路

由UCC24610作LLC谐振半桥同步整流的电路如图2：

图2UCC24610做半桥电路的同步整流驱动电路

UCC24610的内部方框电路如图3：

图3UCC24610的内部等效方框电路

*UCC24610外部引脚功能如下：

1PINSYNC栅关断同步端在SYNC端一个下降沿立即令栅电压为低电平，将MOSFET关断，异步端到源漏电压，而不管TON时段的状态，当功率变换器在CCM下工作时，在开关变换器的命令下必须关断控制MOSFET，将SYNC接到初级侧变换器的信号处，用一支高压电容隔离，或变压器隔离，或其他合适的元件，连续的低电平在SYNC端将会使栅电平一直为低。

2PINEN/TOFF使能功能和关断时段调节端，当VCC电平降到VCC（OFF）以下时，UCC24610处在UVLO模式，EN/TOFF端在IC内经过一支10K电阻接到GND，内部电流源也关断，当VCC超过VCC（ON）之后，10KΩ电阻被移去，电流源开启，此后，当EN/TOFF超过VEN（ON）时，UCC24610进入运行模式，而EN/TOFF降到VEN（OFF）以下时，UCC24610进入休眠模式，EN/TOFF端的电压还去调节可控制MOSFET的最小关断时间，EN/TOFF在IC内部由两个水平的电流源驱动，所以EN/TOFF端上的电压可以由从EN/TOFF端到GND连接的电阻值决定。

EN/TOFF在内部驱动两倍电流IEN-STAR去实现使能阈值电压VEN（ON），然后进入正常的运转模式水平（IEN-ON），再调节TOFF时间，换句话说，所希望的EN/TOFF电压可以用一个外部电流源强制，调节TOFF时间可以抑制栅GATE端的输出，达到所希望的间隔，并防止由谐振或关断噪声造成的可能的虚假触发。

TOFF时段在VD电压超过时触发，之后GATE端从高电平到低电平。

3PINTON导通时段调节端，调节最小的导通时段，可以用从TON到GND接一支电阻来完成。

当控制的MOSFET栅导通时，一些振铃噪声会产生出来，最小导通时段消隐VD-VS比较器，保持所控制的MOSFET处在导通状态，至少可以调节最小时间，这个时间还决定轻载时的关断点。

在TON时间超出前，如果VD-VS降到5mV阈值以下。

控制器传输在下一个开关周期进入轻载模式。

在TON超出后，当VD-VS降到5mV以下时，器件在下一个开关周期仍旧处在运行工作状态。

4PINVCCIC供电端，接一个直流电压给VCC，用一支μF电容旁路到GND，PCB轨迹要最短，VCC供电给UCC24610内全部电路，欠压锁定比较器可令VCC到VCC（ON）以上才工作，在VCC降到VCC（OFF）以下时安全地关断，当VCC降到VCC（OFF）以下出现时，GATE端立即降低，EN/TOFF也立即给10K电阻接到GND。

5PINGATE外部MOSFET的栅驱动端，通过小阻值电阻接到所控的MOSFET，引线要最短，以实现最佳的开关特性。

GATE输出可达到1A峰值，源出电流、漏入电流可达到2A，即驱动足够大的MOSFET，在休眠模式或UVLO时，GATE端立即降到GND，大约只有Ω，当VCC=时，GATE端立即到GND，大约为80Ω。

6PINGNDIC的公共端，对GATE驱动器为参考电平，UVLO比较器EN/TOFF比较器，EN/TOFF时段，TON时段，外接一μF瓷介电容旁路从VCC到GND。

7PINVS端源检测电压端，将此端接到外部所控MOSFET的源极，要以最短路径，要有最小的等效串联电感。

8PINVD端漏检测电压端，将此端接到外部所控MOSFET的漏极，要以最短路径，最小的等效串联电感，VD必须大于，TOFF时段必须在器件打开保险之前能控制MOSFET在下个周期导通。

一旦保险打开控制MOSFET在VD降到150mV低于VS时导通。

在栅驱动输出为高时，TON时段被触发，GATE仍旧为高电平，至少要超过所调解的TON时段。

除非在SYNC输入的脉冲被检测。

在TON超出后，GATE输出在VD-VS电压减到5mV时关断，在TON超出前，如果VD-VS减小到5mV。

控制器进入轻载模式，GATE脉冲在下一个开关周期被抑制。

当VD电压增加到时，TOFF时段被触发，防止GATE输出，从导通进入TOFF时段。

9PINIC底部散热端（仅QFN封装），此端接至PCB板的GND以改善散热特性。

*UCC24610共有五种工作状态，如下：

UVLO模式

当VCC电压没有达到VCC（ON）的阈值时，或者降到UVLO阈值以下时，器件工作在低功耗的UVLO模式。

在此模式中，多数内部功能被禁止，ICC电流低于100μA。

在这种模式下，EN电流源关断，内部10KΩ电阻接于EN/TOFF端到GND之间，EN/TOFF上的电压不相干。

GATE端输出为低，对VCC＞，一直如此，当VCC增加超过VCC（ON）阈值时，UVLO模式非常像休眠模式，除非VCC电流达到ICC（start）水平。

Sleep模式

休眠模式为低功耗模式，与UVLO模式很相似，在由外部控制强制VEN低于VEN（off）阈值进入此模式。

休眠模式可以用来减少器件工作损耗到低于1mW，VCC电流减少到ICC（stby）水平，外部控制被任何内部时间条件取代，且立即强制GATE输出为低电平，进入休眠模式，许多内部电路关闭，以减小功耗，当VEN复原到VEN（ON）阈值以上时，器件走出休眠模式，同时在大约25μS后进入轻载模式，并允许内部电路重新加电到设置状态。

RUN模式

运行模式是控制器正常工作模式，此时已不在UVLO或休眠或轻载模式。

在此模式下，VCC电流比较高，因为全部电路都在工作，GATE输出去驱动所控制的MOSFET作同步整流，VCC电流为ICC（ON）的总和加上驱动负载及GATE输出所必须的平均电流，GATE输出占空比取决于系统线路及负载条件，可调的TON和TOFF时段，以及同步脉冲的时段。

Light-load模式

轻载模式是一个低功耗工作模式，它很像休眠模式，除非这种模式自动进入基于内部时基条件，轻载模式自动减少在轻载条件下的开关损耗。

它用抑制GATE输出脉冲的方法执行。

无论何时都去检测同步导通时间，令其少于可调整的最小导通时间（TON），VCC电流减小到ICC（ON）的水平。

此时，轻载模式中，MOSFET的体二极管导通时间仍旧是连续监视的，此时，检测的时间超出TON时，器件在下一个开关周期回到运行模式。

故障模式及其它保护功能

故障模式是一种自行保护的工作模式，控制器此时在可能的端子上检测出单一故障，在此模式中，器件进入关断状态（但不是休眠）器件驱动GATE输出为低电平，特定条件下，在RTON＞301KΩ或RTON＜Ω时，进入故障模式。

故障模式防止进入过度条件，或不明确的导通时间，以及超出TON条件下的电流。

相似的保护也提供给EN/TOFF端，在故障没检测出来时，如果这段TOFF变成开路，有最小μs的时间，如果短路到GND，器件进入休眠模式，此外如果SYNC输入连续为低于触发电平阈值电压，GATE输出为低即进入此阶段，SYNC仍旧为此条件。

*应用信息

正常工作

UCC24610为绿色电源的同步整流器控制器。

在VCC从0V增加时，开始进入UVLO模式，从EN/TOFF端的使能电流被禁止，直到VCC超过VCC（ON）的阈值，保持在激活状态，直到VCC超过VCC（OFF）阈值。

EN/TOFF端上的电压决定控制器使能与否。

控制器工作在正常运转模式下，此时使能电压（VEN）超过使能阈值VEN（ON），一直工作到VEN超出VEN（OFF）阈值。

在控制器使能后，VEN调节最小关断时间，它反比于VEN电压，两种状态的使能电流允许一个低值电阻REN（OFF）产生足够超出VEN（ON）的电压，进入启动状态。

用一支电阻从EN/TOFF接到GND产生VEN。

VEN的值基于IEN的大小，IEN流过此电阻，见图4。

或者VEN由内部电压源驱动提供超过VEN（ON）的电压，100ns，然后开始启动，并达到设置水平。

图4UCC24610的EN/TOFF端电平变化曲线

UCC24610作为同步整流控制器，用比较MOSFET的漏源电压来决定SR-MOSFET的导通时间，应对导通阈值和关断阈值。

GATE输出在VDS超过VTH（ON）时为高电平。

在VDS低于VTH（OFF）时为低电平，如图5。

图5UCC24610检测VDS电平给出栅驱动脉冲

注意，因为有限的比例和上升时间，SR-MOSFET体二极管可能在VTH（ON）被超出后导通短暂时间，还有体二极管在VTH（OFF）被超出后会流过残余电流。

波形如图5中描述，在反激电路中同步整流工作期间可以监视。

当然，在电路中实际波形很难像图5中这样清晰，寄生电感和寄生电容造成在弯曲点处的谐振尖峰。

UCC24610有控制时段并调节选择，帮助防止振铃，使之合适地工作，图6示出更实际的波形及内部控制时段。

图6UCC24610的栅驱动波形随时序的变化

最小导通时间Ton，用Ton端到地的电阻调节，消隐关断时的谐振，防止GATE由于噪声和振铃从假的穿过VTH（OFF）开始关断Ton由GATE导通被触发，参看下面Ton调节部分。

最小关断时间用从2PIN到GND的电阻来调节，去消除开启时的谐振，防止GATE由于超出的Coss谐振振铃，从假的穿过VTH（ON）开始导通，Toff由VDS跨过VTHARM在GATE关断后被触发。

参看后面Toff调节部分。

GATE输出级在控制器有了开关周期时才导通，控制器在每个成功的SR周期Toff出现之后才装备起来。

在高频应用中，一个过长的Toff可能与GATE的导通时段在下一个周期干扰。

如果Toff还没有从先前的周期中出现，GATE导通将会延迟。

*轻载工作

在正常工作期间，同步整流器导通时间比调节的最小导通时间长。

如果负载电流减小到足够小，SR导通时间变得很短，超过可调的最小导通时间，轻载条件即检测出来，轻载闩锁即设置，下一个GATE输出脉冲被消隐，所以仅有的MOSFET的体二极管导通，这个SR导通时间和最小导通时间之间的比较在每个开关周期都出现，无论GATE输出脉冲使能或消隐。

当负载电流增加到足够大时，体二极管导通时间变得长过可调整的最小导通时间，轻载闩锁即被消除，下一个GATE输出脉冲使能其控制的MOSFET仍作同步整流操作。

图7展示进入轻载模式的DCM的反激变换器随着负载减小的应用。

在图8中，展示出返回正常运转。

图7轻载模式下UCC24610的工作波形

图8UCC24610从轻载返回正常工作的波形

*应用考虑

VD和VS检测

当开启和关断GATE时，VD和VS是用来检测SR-MOSFET上的电压的不同的输入端。

当关断GATE时，控制器将不再驱动GATE导通，一直到VD超出，至少一次，而且Toff已经出现，一旦这两个条件满足，控制器装备起来，允许GATE导通，下一次漏极电压降到150mV以下，源极电压（VD-VS=150mV）此时，GATE关断SR-MOSFET可能有反转电流或正向压降，但是当150mV检测出来时，GATE已经导通令MOSFET进入同步整流器中。

GATE停止导通状态，至少最小导通时间Ton会长一些，直到SR-MOSFET电流减到近0时，当电流减到足够小，使VDS电压仅有5mV时，GATE输出才关断。

同时，控制器被令无效。

以防止虚假的GATE输出。

因为MOSFET电流在GATE关断时还没有到0。

VDS将增大返回到体二极管的压降。

当然附加的功耗非常小，控制器无效的状态可防止GATE重复导通。

一旦电流减到0漏极电压爬上阈值。

在这一次最小关断时间间隔Toff被触发，一旦VDS超过且Toff已经出现，GATE电路重新装备以便响应下一次导通条件。

由于VD和VS输入连接到跨过SR-MOSFET的体二极管。

二次侧高的di/dt通过引线串联电感可能施加很大的负电压在VD端，这个负电压可能会破坏控制器正常工作，为防止器件开关，可以用限制VD端漏出的电流小于100mA来解决，将一支电阻放在VD和SR-MOSFET漏极之间，可以限制并提供合适的电流限制。

该电阻值用下式求出：

（1）

此处，LPKG为整个SR-MOSFET在PCB板上的源漏之间的感量。

dISEC为二次侧电流在初级开关关断时的上升速率，它包括各轨迹的电感，如果器件GND没有直接连接到SR-MOSFET的源极。

VD端通过RVD的偏置电流产生一个小的失调电压，它会导致SR-MOSFET关断阈值的明显的偏移，比所要求的提前关断，这取决于RVD。

为了计算此失调电压，将一个等值的电阻放在与VS端串联处，以便与VD-VS比较器输入平衡。

大的MOSFET的封装，诸如TO-220、TO-247通常有足够大的内部电感（10nH~20nH），在更大功率应用时，dI/dt可能会相当高。

另外，在小功率应用时要用小型封装，诸如，QFN型，DPAK型或者等效的MOSFET有足够低的L×dI/dt乘积，此时，RVD和RVS就不必用了，参看MOSFET数据表来决定整个电感的规范，给出最佳应用。

使能及Toff调节

控制器必须走出UVLO模式，或者内部电流源在EN/Toff端关断，此端电压用内部电阻拉低。

在器件进入使能状态之前，电流源EN/Toff端给出20μA电流，谨慎地设计实际指标最小REN/TOFF值，为93KΩ是必须的。

以确保此端电压超过禁止阈值，在禁止之后禁止状态被锁住，源出电流减小到10μA，这个电流建起的电压决定Toff的时间，可按下面介绍调节。

一旦VCC和EN/Toff条件满足，则使能器件，内部加电次序确保控制器开始SR-MOSFET与系统导通条件同步工作，这样防止了SR-MOSFET导通进入不适当的系统状态，在25μS的延迟后，防止内部基准稳定，SR工作命令在轻载模式，负载条件在第一个完整周期被监视，此后延迟时间由下一个工作模式决定。

由于SR-MOSFET的VDS可能上涌以上，向下150mV，大约一个或多个时段，Toff时段将调整GATE进程，在系统中涌动可能是未知的，直到实际工作被监视，更长的Toff时间可能是初始时间，但最后的值的调整要在系统评估后进行。

正常Toff关断时间可用下面公式调节,此处,Toff为μS,REN/TOFF为MΩ。

正确值为:

（2）

正确值为:

（3）

反之:

（4）

正确值为:

（5）

对任何

对任何

，VEN在和之间，器件仍被禁止，在此状态，平均ICC大约为正常模式电流ICC（ON）的一半。

对任何

，器件被禁止，工作在休眠状态。

Ton的调节

此端上的电压在内部调节为2V，外部电阻接到GND设置电流以下使调节最小导通时间Ton。

如果噪声滤波器电容被认为是必要的，但不要超过100pF，以防止2V调整不稳定。

由于SR-MOSFET的VDS导通后有5mV以上的一个或多个振铃，Ton时间要调节直到GATE关断，要抑制此阶段的振铃，在一个系统中，振铃活动期间可能未知，直到实际原型工作给监视时，实际更长的Ton时间可以一开始就调节，最后的值在系统评估后来调定。

正常Ton最小导通时间由下面公式调节，此处，Ton为μS，RTON为MΩ。

（6）

正确值:

（7）

相反:

（8）

正确值:

（9）

对于RON的电阻值以上为正确值范围以外，故障保护模式细节如下：

栅驱动和RGATE的考虑

栅驱动输出能力可给出1A峰值电流到SR-MOSFET的栅，而漏入电流可以达到2A，标准的低电感，低环路面积设计技术,可以用减小的电感去减缓MOSFET导通，增加栅驱动振铃。

从GATE输出到MOSFET栅串入电阻RGATE，用来抑制振铃，电阻值的选择基于下式，为LCR串联谐振槽路。

（10）

此处，Lg为整个栅环路电感，Ciss为MOSFET整个有效输入电容，rg为内部栅回路电阻。

注意，在栅驱动路径上，整个串联电阻还可以限制峰值GATE电流，以获得GATE输出驱动级的相对较低的能力。

VCC范围及旁路电容

VCC正常工作范围为~，器件适于5V正常输出系统的应用。

并很容易+/-10%的瞬态变化，当平均VCC电压达到VCC（off）阈值时。

（UVLO）系统纹波和噪声会导致控制器关断。

除非从VCC到GND有足够的去耦能力提供给控制器。

高的峰值栅驱动电流在GATE导通期间传输还需要足够的VCC旁路电容到GND，对于较小的SR-MOSFET要μF去耦电容，对较大的MOSFET需要增加旁路电容以防止VCC电压纹波超出，建议VCC旁路电容为μF应对的Ciss。

SYNC输入的考虑

在应用中，同步整流器用在连续导通型（CCM）的反激变换器和LLC谐振半桥。

同步整流器的MOSFET随着初级侧开关的导通而关断。

为了防止SR-MOSFET反向导通，这是不可避免的。

在这些应用中，一个Y型隔离电容CSYNC可以用来传递初级侧信号到SR控制器，用耦合一个负向触发电压进入SYNC端。

换言之，隔离脉冲变压器可以用在饱和状态。

此处耦合电容是不切实际的。

当SYNC电压降下2V，低于VCC时，GATE输出立即关断，而不管Ton时段的状态。

一个内部上拉电阻rSYNC提供电流重新给SYNC耦合电容充电，在此事故中，SYNC输入电压连续保持在VTHSYNC以下，GATE输出在此相同期间为低。

SYNC输入有5100mA的最大脉冲电流，高可靠的设计将进一步减少峰值电流，这还减小了噪声及系统中的信号损耗，一个串联电阻用减小CSYNC上有效的dV/dt的方法。

图9示出SYNC信号从降下的初级MOSFET的漏源电压，执行简单传输的方法。

在此例中，同步整流器的MOSFET放在自由运转处的二极管处，此电路系单晶体管正激电路的应用。

初次级之间的共模电容CCM形成SYNC电流的回流路径。

图9UCC24610用于正激电路中做同步整流的电路

通常仅需要-1mA的电流，-2V电压加在内部2KΩ电阻上去触发SYNC功能，这个电流重复充电给SYNC耦合电容CSYNC，但是这个电阻的变化，电容的变化以及CSYNC上dV/dt的变化需要应对最坏的情况，其偏差在决定CSYNC最小值时要考虑好，此外VSYNC必须超出VTHSYNC阈值，应对于20ns的最小间隔以确保控制器内部逻辑有可靠的触发。

虽然由SYNC信号给出的Ton最小导通时间栅驱动功能不予考虑，时段连续到其它功能，如果合适的条件满足进入轻载模式下。

Toff时段在SR-MOSFET的VDS超过时即被触发。

CSYNC是同步信号耦合电容，它跨越初次级之间的隔离带，它用于耦合一个负的升压信号到UCC24610的SYNC输入端，去关断GATE输出到SR-MOSFET，此时初级的MOSFET正好要导通。

RSYNC是所选的外部限流电阻，用来减小进入SYNC端的峰值电流。

它还服务于减小整个电源的功耗。

减小共模噪声电流。

CCM是主要共模电容，位于系统初级和次级之间。

这通常是一个分立元件。

容量从100pF~2200pF。

此外还用于EMI的控制，它还作为SYNC信号充电放电的回流路径。

此电流脉冲会跨越边界线。

在UCC24610控制器中，有一个上拉电阻rSYNC（2KΩ）接到VCC。

为触发SYNC功能一个负向信号，必须将SYNC输入拉到VTHSYNC阈值以下（通常低于VCC2V），最小脉宽要20ns，这需要最小1mA电流来实现，但谨慎设计将达到最高电流允许参数变化。

内部箝制二极管接到VCC和GND，还形成SYNC信号的充放电通路。

最后CPIN压缩，杂散的内部和外部端子并在SYNC输入端上填入电容造成10pF电容到GND。

虽然CPIN是物理上不可避免的，它是合理地减小任何外部压缩电容以保持附加延迟在SYNC上为最小延迟。

1、决定最小充电

决定电压ΔVSYNC-pri中最小的变化，特别从SYNC信号源开始，在此例中，初级侧MOSFET漏源电压VDS-pri是信号源，它的最小变化是在AC低线时的VAULK（min）。

见图10。

图10初级MOSFET的漏极电压

在低线，

下降时间对

其在80%和20%之间，

。

为了允许参数和环境变化，设置最小的峰值SYNC电流为2mA，用2mA峰值电流流过内部2KΩ电阻，SYNC电压降到VCC以下4V，最大值的限流电阻RSYNC由下式决定：

（11）

在此情况下：

（12）

2、VDS-pri传输之后

在VDS-pri传输后，SYNC信号将开始由外部充电恢复到VCC，这样允许SYNC耦合电容的值CSYNC由下式给出：

（13）

CSYNC的值选择时要确保SYNC信号在SYNC阈值以下至少20ns，选择最小停止时间tMIN到40ns，允许参数变化，在此情况下：

（14）

3、CCM值

CCM值必须大于CSYNC的值。

如果必要，增加CCM的值以确保CCM>>CSYNC不能减小CSYNC。

4、保守的功耗估算

保守地功耗估算，对内部和外部SYNC电阻为：

（15）

（16）

此处，fSW是变换器开关频率，这些计算可用于预测SYNC电流的最大热阻和器件结温，并决定外部SYNC电阻的功率。

实际SYNC相关损耗通常比此计算值要低。

如果需要更准确的话，预测和实际电路的工作将用来决定实际损耗。

5、器件内部SYNC端到GATE端的延迟时间

器件内部SYNC到GATE的延迟时间tSDLY是一个如何快速测量GATE输出在SYNC信号跨过VTHSYNC阈值后如何关断。

当然，杂散的端电容CPIN，插入一个附加延迟，使SYNC功能被减缓SYNC电压降到VCC以下2V。

如果CPIN很小，这个延迟相对较短，SYNC电流大约是个恒流，允许这个计算简化成线性方程：

（17）

还有，附加延迟从信号源有限的dV/dt带来。

在此情况VDS-PRI，由于从VBULK到0V有限的传输时间，这个延迟大约为：

（18）

这些延迟时间将加到内部SYNC到GATE的延迟中以决定初级侧MOSFET漏极电压和SR-MOSFET栅驱动关断之间整个的延迟时间。

（19）

6、CSYNC电容复位

在初级侧MOSFET关断期间CSYNC电容复位，当SR-MOSFET导通时，复位电流很象iSYNC，当然这个复位电流流过内部SYNC和VCC之间的二极管。

图11在CCM模式下内外信号实际的时序关系

信号故障