LTETX02E二次开发实验指导书Word文档下载推荐.docx

LTETX02E二次开发实验指导书Word文档下载推荐.docx

《LTETX02E二次开发实验指导书Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《LTETX02E二次开发实验指导书Word文档下载推荐.docx（26页珍藏版）》请在冰点文库上搜索。

其中N是计数器预置值，控制分频比。

程序开始将计数器清零。

然后，计数器进行加操作。

当计数器的值小于N/2时，输出1。

当计数器的值大于等于N/2时，输出0。

分频比与N是N＋1的关系。

判决N/2时刻是为了输出占空比为50%的方波。

当N为奇数时，可取N/2＋0.5。

这时输出信号占空比不为50%。

在quartus4.0软件中可采取两种编程方式：

一、原理图法。

二、VHDL语言编程法。

其各有优缺点。

原理图法程序结构可以看的很清楚，而且quartus提供了非常丰富的lpm库，可以大大提高编程的效率和可靠性。

VHDL语言编程对于非常复杂，用原理图难以描述的程序有很好的效果。

在不同情况下结合这两种编程方法，可以收到很好的效果。

五、课题设计要求

FPGA的17脚输入主时钟为24M。

设计分频比为100的分频器。

在程序中定义的端口是：

输入：

CLK_MAIN：

时钟输入端，由8号板晶振产生，频率为24MHz。

输出：

DIVIDE_OUT：

分频输出。

说明：

8号板的FPGA的17脚，24Mhz方波信号。

无测试点。

8号板FPGA的75脚，测试点名称为“串口时钟”。

六、实验步骤

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\DIVIDE\VHDL\student”路径下的文件夹“DIVIDE_100”拷入机器内，它为学生准备了基本的程序框架。

注意，文件夹中的文件不要随便改动，特别是管脚定义、器件定义，否则会损坏器件。

2.在quartus4.0中打开工程文件DIVIDE_100.qpf。

3.学生在DIVIDE_100.VHD中添加代码。

然后，编译仿真后。

经老师检查后方可下载（确认管脚分配正常）。

4.关电，将JTAG下载电缆与8号板的J601（JTAG下载）连接，注意连接方向。

5.开电，将程序下载至FPGA中。

6.用示波器观察8号板上测试点“串口时钟”，看输出信号是否为240k的占空比为50%的方波。

7.实验完成后复原LTE-TX-02E实验箱。

实验2PN序列产生实验

3.复习通信原理中有关PN序列的知识

1.掌握用FPGA产生PN序列的基本方法。

2.掌握PN序列消除0状态的方法。

5．信号源板

6．示波器

PN序列通常由序列逻辑电路产生，一般是由一系列的两状态存储器和反馈逻辑电路构成。

二进制序列在时钟脉冲的作用下在移位寄存器中移动，不同状态的输出逻辑组合起来并反馈回第一级寄存器作为输入。

当反馈由独立的“异或”门组成（通常是这种情况），此时移位寄存器称为线性PN序列发生器。

如果线性移位寄存器在某些时刻到达零状态，它会永远保持零状态不变，因此输出相应地变为全零序列。

因为n阶反馈移位寄存器只有2n-1个非零状态，所以由n阶线性寄存器生成的PN序列不会超过2n-1个。

周期为2n-1的线性反馈寄存器产生的序列称为最大长度（ML）序列——m序列。

m序列发生器的一般组成

m序列发生器一般组成如上图所示，它用n级移位寄存器作为主支路，用若干级模2加法器作为各级移位寄存器的抽头形成线性反馈支路。

各抽头的系数hi称为反馈系数，它必须按照某一个n次本原多项式：

中的二进制系数来取值。

学生可根据上述本原多项式产生不同的m序列。

从信号源中台阶插座CLK1引入8k的时钟信号，对8号板的FPGA进行编程产生15位的PN序列。

时钟输入端，由信号源CLK1引入8k的时钟信号。

PN_OUT：

PN序列输出。

8号板的FPGA的16脚，插座的名称为“CLK”。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\PN\VHDL\student”路径下的文件夹“PN”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件PN.qpf。

3.学生在PN.VHD中添加代码。

4.关电，连接信号源的台阶插座“CLK1”和8号板的台阶插座“CLK”。

将信号源的拨码开关S4拨位“1100”。

5.将JTAG下载电缆与8号板的J601（JTAG下载）连接，注意连接方向。

6.开电，将程序下载至FPGA中。

7.用示波器观察8号板上测试点“串口时钟”和信号源的测试点PN看两路信号是否一样。

（有延时是正常现象）

8.实验完成后复原LTE-TX-02E实验箱。

实验3AMI编码实验

3.复习通信原理中关于AMI编码部分的知识。

1.掌握用FPGA实现AMI编码的方法。

4．6号板

5．8号板

6．信号源板

7．示波器

AMI码的全称是传号交替反转码。

这是一种将信息代码0（空号）和1（传号）按如下方式进行编码的码：

代码的0仍变换为传输码的0,而把代码中的1交替地变换为传输码的+1，-1，+1，-1，……。

例如：

信息代码：

10011000111……

AMI码：

+100-1+1000-1+1-1……

由于AMI码的传号交替反转，故由于它决定的基带信号将出现正负脉冲交替，而0电位保持不变的规律。

这种基带信号无直流成分，且只有很小的低频成分，因而它特别适宜在不允许这些成分通过的信道中传输。

除了上述特点以外，AMI码还有编译码电路简单以及便于观察误码情况等优点，它是以种基本的线路码，在高密度信息流得数据传输中，得到广泛采用。

但是，AMI码有一个重要缺点，即当它用来获取定时信息时，由于它可能出现长的连0串，因而会造成提取定时信号的困难。

从信号源接8K的PN序列和8K时钟到8号板，对8号板的FPGA进行编程完成PN序列的AMI编码。

CLK_ENCODE：

NRZ_IN：

NRZ码信号输入。

AMI_OUT1：

AMI编码输出一。

AMI_OUT2：

AMI编码输出二。

8号板的FPGA的10脚，插座的名称为“COMRXA”。

8号板的FPGA的77脚，插座的名称为“PCMOUTB”。

8号板的FPGA的78脚，插座的名称为“TTS_SEL”。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\AMI\VHDL\student”路径下的文件夹“AMI_ENCODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件AMI_ENCODE.qpf。

3.学生在AMI_ENCODE.VHD中添加代码。

4.关电，用信号连接导线按如下方式连线：

源插座

目的插座

CLK1（信号源板）

CLK（8号板）

PN（信号源板）

COMRXA（8号板）

PCMOUTB（8号板）

IN-A（6号板）

TTS_SEL（8号板）

IN-B（6号板）

5.将信号源的拨码开关S4拨位“1100”。

6.将JTAG下载电缆与8号板的J601（JTAG下载）连接，注意连接方向。

7.开电，将程序下载至FPGA中。

8.用示波器观察6号板上测试点HDB3/AMI-OUT和信号源的测试点PN看AMI编码信号是否正确。

9.实验完成后复原LTE-TX-02E实验箱。

实验4AMI译码实验

1.掌握用FPGA实现AMI译码的方法。

AMI译码只需将+1和-1全部变为1，0还是输出0即可

将AMI编码实验后的AMI码译码。

CLK_DECODE：

AMI译码时钟。

AMI_IN1：

AMI信号输入一。

AMI_IN2：

AMI信号输入二。

NRZ_OUT：

AMI译码输出。

8号板的FPGA的100脚，插座的名称为“COMTXA”。

8号板的FPGA的99脚，插座的名称为“COMTXB”。

8号板的FPGA的109脚，插座的名称为“TS0”。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\AMI\VHDL\student”路径下的文件夹“AMI_DECODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件AMI_DECODE.qpf。

3.学生在AMI_DECODE.VHD中添加代码。

BS（6号板）

NRZIN（6号板）

OUT1（6号板）

COMTXA（8号板）

OUT2（6号板）

COMTXB（8号板）

5.将信号源的拨码开关S4拨位“1100”，6号板的S1拨位“01000000”。

8.用示波器观察8号板上测试点TS0和信号源的测试点PN看两路信号是一样。

（有延时属于正常现象）

实验5HDB3编码实验

3.复习通信原理中关于HDB3编码部分的知识。

1.掌握FPGA中实现HDB3编码的方法。

HDB3码是对AMI码的一种改进码，它的全称是三阶高密度双极性码。

其编码规则如下：

先检察消息代码（二进制）的连0情况，当没有4个或4个以上连0串时，按照AMI码的编码规则对信息代码进行编码；

当出现4个或4个以上连0串时，则将每4个连0小段的第4个0变换成与前一非0符号（+1或-1）同极性的符号，用V表示（即+1记为+V，-1记为-V），为使附加V符号后的序列不破坏“极性交替反转”造成的无直流特性，还必须保证相邻V符号也应极性交替。

当两个相邻V符号之间有奇数个非0符号时，用取代节“000V”取代4连0信息码；

当两个相邻V符号间有奇数个非0符号时，用取代节“B00V”取代4连0信息码。

从信号源接8K的PN序列和8K时钟到8号板，对8号板的FPGA进行编程完成PN序列的HDB3编码。

HDB3_OUT1：

HDB3编码输出一。

HDB3_OUT2：

HDB3编码输出二。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\HDB3\VHDL\student”路径下的文件夹“HDB3_ENCODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件HDB3_ENCODE.qpf。

3.学生在HDB3_ENCODE.VHD中添加代码。

8.用示波器观察6号板上测试点HDB3/AMI-OUT和信号源的测试点PN看HDB3编码信号是否正确。

实验6HDB3译码实验

3.复习通信原理中关于HDB3译码部分的知识。

1.掌握FPGA中实现HDB3译码的方法。

HDB3编码规则虽然比较复杂，但译码规则却很简单。

只需将符号相同的码元检测出来，然后，将其和其前3位清零。

其它的+1、-1变为1即可。

将HDB3编码实验后的HDB3码译码。

HDB3译码时钟。

HDB3_IN1：

HDB3信号输入一。

HDB3_IN2：

HDB3信号输入二。

HDB3译码输出。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\HDB3\VHDL\student”路径下的文件夹“HDB3_DECODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件HDB3_DECODE.qpf。

3.学生在HDB3_DECODE.VHD中添加代码。

5.将信号源的拨码开关S4拨位“1100”，6号板的S1拨位“10000000”。

实验7CMI编码实验

3.复习通信原理中关于CMI编码部分的知识。

1.掌握FPGA中实现CMI编码的方法。

CMI编码规则见如下表所示：

输入码字

编码结果

01

1

00/11交替表示

在CMI编码中，输入码字0直接输出01码型，较为简单。

对于输入为1的码字，其输出CMI码字存在两种结果00或11码，因而对输入1的状态必须记忆。

同时，编码后的速率增加一倍。

从信号源接8K的PN序列和8K时钟到8号板，对8号板的FPGA进行编程完成PN序列的CMI编码。

CMI_OUT：

CMI编码输出。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\CMI\VHDL\student”路径下的文件夹“CMI_ENCODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件CMI_ENCODE.qpf。

3.学生在CMI_ENCODE.VHD中添加代码。

8.用示波器观察8号板上测试点PCMOUTB和信号源的测试点PN看CMI编码信号是否正确。

实验8CMI译码实验

3.复习通信原理中关于CMI译码部分的知识。

1.掌握FPGA中实现CMI译码的方法。

CMI译码关键是要检测出哪两个码元是一组。

通过分析编码规则可知，只要检测到了下降沿，后面的信号即可进行分组译码。

将CMI编码实验后的CMI码译码。

CMI译码时钟。

CMI_IN：

CMI信号输入。

CMI译码输出。

8号板的FPGA的75脚，插座的名称为“串口时钟”。

1.将LTE-TX-02E二次开发光盘内“\二次开发\程序\CMI\VHDL\student”路径下的文件夹“CMI_DECODE”拷入机器内，它为学生准备了基本的程序框架。

2.在quartus4.0中打开工程文件CMI_DECODE.qpf。

3.学生在CMI_DECODE.VHD中添加代码。

经老师检查后方可下