基于FPGA的正弦信号发生器设计本科毕业设计说明书Word文件下载.docx
《基于FPGA的正弦信号发生器设计本科毕业设计说明书Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的正弦信号发生器设计本科毕业设计说明书Word文件下载.docx（68页珍藏版）》请在冰点文库上搜索。
1.1引言
直接数字频率合成（DigitalDirectFrequencySynthesis）是一种比较新颖的频率合成方法。
这个理论早在20世纪70年代就被提出，它的基本原理就是利用采样定理，通过查表法产生波形。
由于硬件技术的限制，DDS技术当时没能得到广泛应用。
但是随着大规模集成电路的飞速发展，DDS技术的优越性已逐步显现出来。
今天DDS技术凭借其优越的性能已成为现代频率合成技术中的佼佼者，广泛用于接收机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线电通信系统。
不少学者认为，DDS是产生信号和频率的一种理想方法，发展前景十分广阔。
基于FPGA的DDS模型是在EDA技术逐步完善的今天才得以建立起来的。
EDA技术依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、简化、分割、综合、优化和仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现即定的电子电路设计功能。
EDA技术使得电子电路设计者的工作仅限于利用硬件描述语言和EDA软件平台来完成对系统硬件功能的实现，极大地提高了设计效率，缩短了设计周期，节省了设计成本。
EDA技术是现代电子设计技术的核心。
20世纪90年代以来，微电子工艺有了惊人的发展。
为了满足千差万别的系统用户提出的设计要求，最好的办法是由用户自己设计芯片。
这个阶段发展起来的EDA工具，目的是在设计前期将原来设计师从事的许多高层次设计工作改由工具来完成。
设计师通过一些简单标准化的设计过程，利用微电子厂家提供的设计库来完成数万门ASIC和集成系统的设计与验证。
这样就对电子技术的工具提出了更高的要求，提供了广阔的发展空间，促进了EDA技术的形成。
今天，EDA技术已经成为电子设计的重要工具，无论是设计芯片还是设计系统，如果没有EDA工具的支持，都将是难以完成的。
EDA工具已经成为现代电路设计工程师的重要工具，正在发挥越来越重要的作用。
1.2方案比较与确定
设计要求：
利用EDA技术，建立正弦信号DDS产生模型，编写源程序，达到频率输出范围1KHz-10MHz、频率步进100Hz、频率稳定度优于10
、带50Ω负载输出电压峰峰值大于1V等要求，完成硬件实现与测试。
【方案一】采用分立元件模拟直接合成法。
这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。
【方案二】采用MAX038芯片来产生正弦波信号。
该集成块的输出波形种类多，频率覆盖范围广。
它采用的是RC充放电振荡结构。
第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到
。
第二，它的频率控制是通过充放电流的大小来实现。
因而要达到步进100HZ，所需的电流变化量非常小，精度要求很高。
所以采用MAX038芯片难以实现设计要求。
【方案三】采用锁相环合成方法。
采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。
由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。
但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。
所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。
【方案四】采用直接数字合成器（DDS），可用硬件或软件实现。
即用累加器按频率要求对相应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM中的波形数据，经D/A转换，滤波即得到所需波形。
以EDA技术为基础，用FPGA实现DDS模型的设计。
电路的规模大小和总线宽度可以由设计者根据自己的需要而设定可将波形数据存入FPGA的ROM中。
同时外部控制逻辑单元也可在FPGA中实现。
方法简单，易于程控，便于集成。
用该方法设计产生的信号频率范围广，频率稳定度高，精度高，频率转换速度快。
分析以上四种方案，显然第四种方案具有更大的优越性、灵活性。
所以采用方案四进行设计。
1.3频率合成技术概述
所谓频率合成技术指的是由一个或者多个具有高稳定度和高精确度的频率参考源，通过在频率域中的线性运算得到具有同样稳定度和精确度的大量的离散频率的技术。
完成这一功能的装置被称为频率合成器。
频率合成器应用范围非常广泛，特别是在通信系统、雷达系统中，频率合成器起了极其重要的作用。
随着电子技术的不断发展。
频率合成器的应用范围也越来越广泛，对其性能要求也越来越高。
频率合成器的主要指标有以下这些：
（1）输出频率的范围
指的是输出的最小频率和最大频率之间的变化范围。
（2）频率稳定度
指的是输出频率在一定时间隔内和标准频率偏差的数值，它分长期、短期和瞬间稳定度三种。
（3）频率分辨率
指的是输出频率的最小间隔。
（4）频率转换时间
指的是输出由一种频率转换成另一种频率的时间。
（5）频谱纯度
频谱纯度以杂散分量和相位噪声来衡量，杂散分为谐波分量和非谐波分量两种，主要由频率合成过程中的非线性失真产生；
相位噪声是衡量输出信号相位抖动大小的参数。
（6）调制性能
指的是频率合成器是否具有调幅（AM），调频（FM）、调相（PM）等功能。
频率合成器的实现方法大体可以分成三种：
直接频率合成、间接频率合成、直接数字频率合成。
下面对这三种方法进行一下简单的介绍。
直接频率合成是一种比较早期的频率合成方法，这种频率合成方法使用一个和多个标准频率源先经过谐波发生器产生各次谐波，然后经过分频、倍频、混频滤波等处理产生所需要的各个频点。
这种方法产生的波形，相噪小，频率转换时间短。
但是直接频率合成设备比较复杂笨重，并且容易产生杂散。
间接频率合成又称之为锁相频率合成。
采用了锁相环技术，对频率进行加、减、乘、除，产生所需的频率。
由于锁相环相当于一个窄带跟踪滤波器，所以锁相频率合成的方法对杂散有很好的抑止作用。
锁相式频率合成器还易于集成化。
但是锁相式频率合成器的频率转换时间比较长，而且在单环的情况下很难做到很小的频率分辨率。
直接数字频率合成（DDS-DigitalDirectFrequencySynthesis）是一种比较新颖的频率合成方法。
随着科学技术的日益发展这种频率合成方法也越来越体现出它的优越性来。
DDS是一种全数字化的频率合成方法。
DDS频率合成器主要由频率寄存器、相位累加器、波形ROM,D/A转换器和低通滤波器组成。
在系统时钟一定的情况下，输出频率决定于频率寄存器的中的频率字。
而相位累加器的字长决定了分辨率。
基于这样的结构DDS频率合成器具有以下优点：
（1）频率分辨率高，输出频点多，可达
个频点（假设DDS相位累加器的字长是N）；
（2）频率切换速度快，可达us量级；
（3）频率切换时相位连续；
（4）可以输出宽带正交信号；
（5）输出相位噪声低，对参考频率源的相位噪声有改善作用；
（6）可以产生任意波形；
（7）全数字化实现，便于集成，体积小，重量轻。
1.4直接数字频率合成技术的现状与应用
由于DDS的自身特点决定了它存在这以下两个比较明显的缺点：
一是输出信号的杂散比较大，二是输出信号的带宽受到限制。
DDS输出杂散比较大这是由于信号合成过程中的相位截断误差、D/A转换器的截断误差和D/A转换器的非线性造成的。
当然随着技术的发展这些问题正在逐步的到解决。
如通过增长波形ROM的长度减小相位截断误差。
通过增加波形ROM的字长和D/A转换器的精度减小D/A量化误差。
在比较新的DDS芯片中普遍都采用了12bit的D/A转换器。
当然一味靠增加波形ROM的深度和字长的方法来减小杂散对性能的提高总是有限的。
国内外学者在对DDS输出的频谱做了大量的分析以后，总结出了误差的频域分布规律建立了误差模型，在分析DDS频谱特性的基础上又提出了一些降低杂散功率的方法:
可以通过采样的方法降低带内误差功率，可以用随机抖动法提高无杂散动态范围（在D/A转换器的低位上加扰打破DDS输出的周期性，从而把周期性的杂散分量打散使之均匀化）。
此外随着集成电路制造工艺的逐步提高，通过采用先进的工艺和低功耗的设计，数字集成电路的工作速度己经有了很大的提高。
现在最新的DDS芯片工作频率己经可以达到1GHz。
这样就可以产生频带比较宽的输出信号了。
为了进一步提高DDS的输出频率，产生了很多DDS与其他技术结合的频率合成方法。
如当输出信号是高频窄带信号的时候可以用混频滤波的方法扩展DDS的输出，也可以利用DDS的频谱特性来产生高频信号，如输出它较高的镜像频率。
DDS和PLL相结合的方法也是一种有效的方法[2]。
这种方法兼顾了两者的优点，既有较高的频率分辨率，又有较高的频谱纯度。
DDS和PLL相结合一般有两种实现方法：
DDS激励PLL的锁相倍频方式和PLL内插DDS方式。
DDS不仅可以产生正弦波同时也可以产生任意波，这是其他频率合成方式所没有的。
任意波在各个领域特别是在测量测试领域有着广泛的应用。
通过DDS这种方法产生任意波是一种简单、低成本的方法，通过增加波形点数可以使输出达到很高的精度，这都是其他方法所无法比拟的。
自80年代以来各国都在研制DDS产品，并广泛的应用于各个领域。
其中以AD公司的产品比较有代表性。
如AD7008,AD9850,AD9851,AD9852,AD9858等。
其系统时钟频率从30MHz到300MHz不等，其中的AD9858系统时钟更是达到了1GHz。
这些芯片还具有调制功能。
如AD7008可以产生正交调制信号，而AD9852也可以产生FSK,PSK、线性调频以及幅度调制的信号。
这些芯片集成度高内部都集成了D/A转换器，精度最高可达126it。
同时都采用了一些优化设计来提高性能。
如这些芯片中大多采用了流水技术，通过流水技术的使用，提高了相位累加器的工作频率，从而使得DDS芯片的输出频率可以进一步提高。
通过运用流水技术在保证相位累加器工作频率的前提下，相位累加器的字长可以设计得更长，如AD9852的相位累加器达到了48位。
而不是之前型号的32位，这样输出信号的频率分辨率大大提高了。
同时为了抑止杂散这些芯片大多采用了随机抖动法提高无杂散动态范围（这是由于DDS的周期性，输出杂散频谱往往表现为离散谱线，随机抖动技术使离散谱线均匀化，从而提高输出频谱的无杂散动态范围）。
运用DDS技术生产的DDS任意波型信号发生器是较新的一类信号源并，且已经广泛投入使用。
它不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波，还可以产生任意编辑的波形。
由于DDS的自身特点，还可以很容易的产生一些数字调制信号，如FSK,PSK等。
一些高端的信号发生器甚至可以产生通讯信号。
同时输出波形的频率分辨率、频率精度等指标也有很大的提高。
如HP公司的HP33120可以产生lOmHz-15MHz的正弦波和方波。
同时还可以产生lOmHz-5MHz的任意波形。
任意波形深度16000点。
采样率40M，还具备了调制功能，可以产生AM,FM,FSK,拌发、扫频等信号。
HP公司的HP33250可以产生luHZ-80MHz的正弦波和方波，产生luHz到25MHz的任意波形，任意波形深度64K点，采样率200M。
同时也具备了AM，FM，FSK，碎发、扫频等功能。
BKPRECISION公司的4070A型函数级任意波形发生器正弦波和方波输出频率DC-21.5MHz频率分辨率IOmHz。
同时还具有AM，FM，PM，SSB，BPSK，FSK，碎发、DTMFGeneration和DTMFDetection的功能。
并且具有T和PC机良好的接口，可以通过WINDOWS界面的程序进行任意波形的编辑。
除了在仪器中的应用外，DDS在通信系统和雷达系统中也有很重要的用途。
通过DDS可以比较容易的产生一些通信中常用的调制信号如：
频移键控（FSK）、二进制相移键控（BPSK）和正交相移键控（QPSK）。
DDS可以产生两路相位严格正交的信号在正交调制和解调中的到广泛应用，是一中很好的本振源。
在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号，DDS移相精度高、频率捷变快和发射波形可捷变等优点在雷达系统中也可以得到很好的发挥。
第2章直接数字频率合成技术（DDS）
2.1直接数字频率合成的基本结构
图2.1直接数字频率合成的基本结构
如图2.1DDS的基本结构图，从图中可以看出DDS主要由四个基本部分组：
（1）相位累加器；
（2）波形ROM；
（3）D/A转换器；
（4）低通滤波器。
相位累加器的结构如图2.2所示
图2.2相位累加器原理框图
相位累加器是DDS的核心部分，它由一个N位的加法器和N位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端实现累加功能。
这里的N是相位累加器的字长，K叫做频率控制字。
每经过一个时钟周期，相位累加器的值递增K。
波形ROM示意图如图2.3所示
图2.3波形ROM示意图
当ROM地址线上的地址（相位）改变时，数据线上输出相应的量化值（幅度量化序列）。
因为波形ROM的存储容量有限，相位累加器的字长一般不等于ROM地址线的位数,因此在这个过程当中也又会引入相位截断误差。
D/A转换器将波形ROM输出的幅度量化序列转化成对应的电平输出，将数字信号转换成模拟信号。
但输出波形是一个阶梯波形，必须经过抗镜像滤波，滤除输出波形中的镜像才能得到一个平滑的波形。
抗镜像滤波器是一个低通滤波器，要求在输出信号的带宽内有较平坦的幅频特性，在输出镜像频率处有足够的抑止。
根据DDS的基本结构，可以推出以下一些结论:
频率控制字K唯一地确定一个单频模拟余弦信号
的频率
，
（2.1）
当K=1的时候DDS输出最低频率为
=
（2.2）
这就是DDS的频率分辨率，所以，当N不断增加的时候DDS的频率分辨率可以不断的提高。
D/A转换器的输出波形相当于是一个连续平滑波形的采样，根据奈奎斯特采样定律，采样率必需要大于信号频率的两倍。
也就是说D/A转化器的输出如果要完全恢复的话，输出波形的频率必须小于
一般来说，由于低通滤波器的设计不可能达到理想情况，即低通滤波器总是有一定的过渡带的，所以输出频率还要有一定的余量，一般来说在实际应用当中DDS的输出频率不能超过0.4
2.2DDS的技术特点
2.2.1DDS的优点
（1）输出频率的范围广。
由式2.1知道，频率覆盖范围从
到0.4
为输入时钟频率。
随着硬件水平的不断提高，一些DDS专用芯片的最大输出频率已经可以达到几百兆赫兹[3]。
（2）频率分辨率高，可达
个频点。
（3）频率稳定度高。
（4）频率转换时间快，可小于100ns。
同时，频率转换时相位是连续的。
（5）频谱纯度高。
（6）正交输出。
（7）产生任意波形。
由于DDS技术是利用查表法来产生波形的，所以它适用于任意波形发生器。
（8）全数字化实现，便于集成，体积小，重量轻。
2.2.2DDS的缺点
（1）最高工作频率不可能很高，从理论上说就只有系统始终频率的一半，实际中还要小于此值。
要想获得较高的输出频率，就必须提高系统的时钟批率，也就是说DDS系统的相位累加器、波形存储器、D/A转换器等都将工作在较高的时钟频率下，它的实现依赖于高速数字电路和高速D/A转换器。
（2）DDS系统采用数字技术，先构成离散信号再变换成模拟信号输出，尤其是要产生相位截断误差，因而噪声和杂散是不可避免的[4]。
2.3DDS性能分析
由式2.1可知，系统的输出频率只与频率字的值K、系统时钟频率
和相位累加器的字长N有关。
在系统时钟频率
和相位累加器字长N固定时，通过改变频率字，可以方便地改变输出频率
系统的频率分辨率只与系统的时钟频率
要增加系统的频率分辨率，可以增加相位累加器的字长N，或是降低系统的时钟频率。
为了达到较高的输出频率，DDS系统的时钟频率一般都比较高。
根据式2.2，在较高的时钟频率下，为了获得较高的频率分辨率，则只有增加相位累加器的字长N，故一般N都取值较大。
但是受存储器容器的限制，存储器地址线的为数W不可能很大，一般都要小于N。
这样存储器的地址线一般都只能接在相位累加器输出的高W位，而相位累加器输出余下的（N-W）个低位则只能被舍弃，这就是相位截断误差的来源[5]。
由于相位截断，频率字的值K就将被分为两部分，其最高的W位将被看承整数部分，而余下的将被看为小数部分。
这是因为存储器地址线的位数只有W位，相位累加器的输出只有搞W位才对存储器有影响，频率字的小数部分只有在其累加达到整数部分是才能影响存储器。
DDS系统的频率转换非常快，几乎是即时的这是锁相环系统无法做到的。
DDS系统在频率字改变后的一个时钟周期，起输出频率就可以转换成新的输出频率。
也就是说在频率字的值改变以后，累加器在经过一个时钟周期后就按照新的频率字进行累加，即开始输出新的频率，所以我们可以认为DDS系统的频率转换是在一个系统时钟周期内完成的。
DDS系统不仅频率转换速度快，而且更可贵的是只须改变频率字，就可以改变输出频率，无须复杂的控制过程。
从DDS技术的原理可知，在改变输出频率时，实际改变的是频率字，也就是相位增量。
当频率字的值从
改变为
之后，相位累加器是在已有的积累相位上，再每次累加
，相位函数的曲线是连续的，只是在改变频率字的瞬间其斜率发生了突变。
输出波形和相位累加器的输出值两者都是平滑过度。
也就是说DDS系统能够在频率转换中保持相位连续，输出波形能平滑的从一个频率过度到另一个频率。
第3章EDA技术
3.1EDA技术及其发展
随着社会生产力发展到了新的阶段，各种电子新产品的开发速度越来越快。
现代计算机技术和微电子技术进一步发展和结合使得集成电路的设计出现了两个分支。
一个是传统的更高集成度的集成电路的进一步研究；
另一个是利用高层次VHDL/Verilog等硬件描述语言对新型器件FPGA/CPLD进行专门设计，使之成为专用集成电路（ASIC）。
这不仅大大节省了设计和制造时间，而且对设计者，无须考虑集成电路制造工艺，现已成为系统级产品设计的一项新的技术。
EDA（ElectronicDesignAutomation）技术是现代电子设计技术的核心[7]。
它以EDA软件工具为开发环境，采用硬件描述语言（HardwareDescriptionLanguage,HDL），采用可编程器件为实验载体，实现源代码编程、自动逻辑编译、逻辑简化、逻辑分割、逻辑综合、布局布线、逻辑优化和仿真等功能，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化的设计技术。
EDA代表了当今电子设计技术的最新发展方向，利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。
设计者采用的设计方法是一种高层次的“自顶向下”的全新设计方法，这种设汁方法首先从系统设计人手，在顶层进行功能方框图的划分和结构设计。
在方框图一级进行仿真、纠错．并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行驶证。
然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路（ASIC）。
设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。
由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次性成功率。
EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测试和封装技术、FPGA／CPLD编程下载技术、自动测试技术等；
在计算机辅助工程方面融合了计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）、计算机辅助工程（CAE）技术以及多种计算机语言的设计概念；
而在现代电子学方面则容纳了更多的内容，如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及长线技术理论等等。
因此EDA技术为现代电子理论和设计的表达与实现提供了可能性。
在现代技术的所有领域中，纵观许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化的所有设计。
显然，最早进入设计自动化的
升级会员 