印刷电路板制板工作经验总结.docx
《印刷电路板制板工作经验总结.docx》由会员分享，可在线阅读，更多相关《印刷电路板制板工作经验总结.docx（14页珍藏版）》请在冰点文库上搜索。
印刷电路板制板工作经验总结
基于MentorPADS的印刷电路板制板工作经验总结
Albus2010.7.1
内容纲要：
1、建库；
2、电路板的布局；
3、电路板的布线；
4、覆铜；
5、丝印的加注。
一、建库注意事项：
1、CAE封装：
要求大小适中，太小的话文字容易重合看不清楚，太大不利于画原理图；
2、PCB封装：
根据设计文档，精确确定尺寸，留出余量，要考虑利于焊接和利于布线双重因素。
另外，需注意：
1、有些元器件的CAE封装的某些管脚是隐藏的，因此画原理图的时候容易被忽视掉，必须在其属性里面添加上所连接的网络。
如下面这个元件：
74LVT244（U3）
.
可以看到，在其CAE封装里面并没有管脚10和管脚20。
打开其属性对话框，可以看到被隐藏的管脚：
画原理图的时候，注意在属性里面通过直接改名字来连接网络。
2、有极性的元件：
如某些电容、二极管等，要体现出正负极。
可以加上标示符号，也可以添加倒角。
如：
但应注意，一个板子上，所有的倒角标识应该采用统一的标准，都表示为正或都表示为负。
3、需加标识的地方：
芯片的1管脚，可以采用以下方法加标识：
（1）在丝印外框的1脚附近拐角处加倒角；如：
（2）在1脚旁边打上MARK点；如图中黄圈所示：
（3）将1脚的焊盘做成不同的形状，以示区别。
如上图蓝圈所示：
二、PCB布局
布局结果的好坏将直接影响布线的效果，因此合理布局是PCB设计成功的第一步。
总体来说，要考虑板子的整体美观性，器件应该分布均匀，疏密一致。
有以下几个原则：
1、流向原则：
使信号尽可能保持一致的方向，输入输出各占一边；或者以每个功能电路的核心元件为中心，围绕它来进行布局。
链接PCB整体图，介绍每个DSP的小系统。
布局_小系统.JPG
为了保证布线的布通率，移动器件时注意网线的连接，把有网线关系的器件放在一起，并且达成互连最短，注意通过旋转来使网线的交叉最少。
链接布局_飞线调整图布局_根据飞线调整.jpg
2、均布原则：
要考虑以后的焊接，不要太密集，尽可能均匀。
3、靠近原则：
去耦电容尽量靠近器件的VCC，贴片器件的退耦电容最好在板子另一面的器件肚子位置。
如下图所示：
去耦电容应该靠近其所需要去耦的器件，离得太远就没有作用了。
电源滤波器：
其输入输出端的走线要么粗一些，要么局部铺平面，并且滤波器要放在电源管脚附近。
如下图所示：
4、热效应原则：
发热器件应尽可能远离其他器件，一般要用散热片，使对温度敏感的元件远离发热器件。
大功率元件可以通过覆铜来散热。
5、易维修原则：
大型器件的四周要留出一定的维修空间；需要经常更换的元件应置于便于更换的位置。
另外，须注意：
（1）LED指示灯必须放在正面。
（2）留出印制板定位孔及固定支架的位置，并且要保证安装定位孔远离器件和布线。
（3）考虑外接设备是否利于介入，如接插件插入设备是否方便。
链接布局_接插件布局_接插件.jpg
（4）同一网络的器件尽量放在同一层上面，这是为以后的调试提供方便。
最后须指出的是，布局不一定非得一步到位，在后面布线的同时也可以根据走线情况调整布局。
这一点很重要，因为有时候挪一个器件的位置可以为布线提供非常大的方便。
三、布线：
走线总体要求：
先连上，再调整；走线要横平竖直；拐斜线要走小角度，大斜线占用布线空间。
具体来说，有以下几方面需要注意：
1、规则设置：
在布线之前，最重要的是确定布线的规则，一开始就应该控制规则严格一些，后面再做一些修改就比较容易，若一开始规则比较宽松，到最后修改的时候就会非常困难。
2、层数确定原则：
用最少的层数满足要求，越少越好。
3、方向：
最好的走向是走直线；最不利的走向是走环形，所以应当避免。
高速高频信号线要圆滑，拐弯不得有锐角和直角，要走135度钝角，必要的时候可以在拐角处加弧形。
就像下面这个样子：
相邻层的布线尽量做到相互垂直或交叉，以避免产生寄生耦合和干扰。
4、线宽的确定：
（1）信号线线宽：
线宽的尺寸是根据阻抗耦合匹配的原理计算出来的。
具体可以参考传输线参考书。
（2）地线和电源线要尽量宽，或者采用大面积覆铜。
就像这样：
在印刷上没有用上的地方都与地相连作为地线用，或者做成多层板，使电源、地各用一层。
尽量给出单独的电源层和地层，即使要在表层拉线，电源线和地线也要尽量短且要足够的粗。
5、平面层布线：
为了节省空间节约成本，也可以在平面层上面布线，首先考虑用电源层，其次才选地层，这是为了保留地层的完整性。
6、特殊线：
（1）高频高速信号线要做到尽可能短，且远离其他同层的信号线，减少干扰。
（2）成对的差分信号线应平行走线，尽量减少打过孔，若打也应一起打，以做到阻抗匹配。
要求：
等长、等间距、等线宽。
差分信号的内部耦合和增加与周边的信号间距有助于减少有害串扰和电磁干扰的影响。
差分对中两条走线的长度的差距限制在5mil以内。
差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
（3）时钟线作为对EMC影响最大的因素之一，在布时钟线时应少打过孔，尽量避免和其他信号线并行走线，且远离一般信号线，避免对信号线的干扰。
（4）相同属性的一组总线，应尽量并排走线，做到尽量等长。
7、打孔：
整块线路板打孔要均匀，避免太密和疏密不均，因为打孔太密会隔断平面层。
注意事项：
1、避免在其他信号VIA中穿行；如下面这个样子：
2、BGA封装不建议在两行VIA间距中走两条线；如：
3、不宜在滤波电容下走线，应避让且预留出打孔位置。
4、走线要远离过孔、远离焊盘，不要在其他元件的两焊盘之间穿过。
如：
5、从芯片引线出来的方法：
先平拉，远离临近焊盘，然后再拐弯。
即：
应该这样：
而不应该这样：
6、从焊盘向外引线的时候避免从中间出线，应从端部出线。
如：
四、覆铜注意事项：
1、铺平面时两平面间距控制在15mil左右。
2、平面分割：
拐角处要倒角，避免直角。
3、注意多层板中的电源和地层的铜箔外框边缘不可以露出板外，否则容易造成短路。
如下图示例：
五、丝印：
丝印很重要，它是衡量一个板子做的好坏的最直观的标准。
总体原则：
“不出歧义，见缝插针，美观大方”。
空间紧张的话，可以引出来标识，如：
链接丝印图，丝印.JPG
需要注意的是，在加注释的时候，后加在PCB中的图形（如图标、注标）有可能会造成信号短路，如：
图中的文字说明部分是加在TOP层上面的，如果和走线粘在一起可能会导致短路或其它错误。
解决方法：
1、远离表层线和焊盘；
2、把标识换到丝印层。
注意丝印不要放在过孔上，容易看不清楚。
若找不到合适的位置，可以用箭头引出来标识。
如：
最后补充一点，要学会用好PADS的ETO功能，可以先在PCB中连好网络再导到原理图中，目的是为了使布线更顺更容易。
升级会员 