同济大学数字钟课程设计.docx
《同济大学数字钟课程设计.docx》由会员分享，可在线阅读，更多相关《同济大学数字钟课程设计.docx（20页珍藏版）》请在冰点文库上搜索。
同济大学数字钟课程设计
2012同济大学数字钟-课程设计
同济大学
机械工程学院课程设计
指导老师：
易延赵亚辉
姓名:
学号：
班级:
机械
1、设计目的………………………………………………………3
2、设计任务与要求………………………………………………3
2.1、设计任务………………………………………………………3
2.2、基本要求………………………………………………………3
3、设计任务分析…………………………………………………4
3.1、设计要点………………………………………………………4
3.2、工作原理………………………………………………………4
4、电路设计部分…………………………………………………5
4.1、秒脉冲发生器…………………………………………………5
振荡器设计…………………………………………………5
振荡器参数确定……………………………………………6
分频器设计…………………………………………………7
4.2、秒分时计数器电路设计………………………………………7
…………………………………………………7
……………………………………………………8
4.3、译码显示电路设计……………………………………………9
4.4、校时电路设计…………………………………………………10
4.5、上电复位电路…………………………………………………11
4.6、总体设计电路图………………………………………………12
5、元器件使用说明………………………………………………14
5.1、振荡器（555定时器）………………………………………14
NE555的特点………………………………………………14
NE555引脚位配置说明……………………………………14
5.2、计数器74LS160D………………………………………………15
5.3、译码器74LS48N………………………………………………16
6、电路仿真………………………………………………………17
6.1、振荡器部分的仿真……………………………………………18
6.2、分频器部分仿真………………………………………………19
7、元器件清单……………………………………………………19
8、设计总结………………………………………………………21
9、参考资料………………………………………………………21
课程设计：
数字钟
1、设计目的
●进一步掌握电子电路设计方法及相关设计软件使用；
●学会选择和使用集成芯片和各种元器件，熟悉各类器件的引脚安排，掌握各芯片的逻辑功能及使用方法。
●掌握电子电路的设计制作和调试方法。
2、设计任务与要求
2.1设计任务
采用集成电路设计一台可以显示时、分、秒的数字钟。
2.2基本要求
●能直接显示时、分、秒的数字钟，要求二十四为一计数周期。
●当电路发生走时误差时，要求电路具有校时功能。
●要求电路具有整点报时功能，几点响几声。
●要求电路主要采用中规模集成电路。
●要求电源电压+5伏—+10伏。
3、设计任务分析
3.1设计要点
●设计一个标准秒脉冲信号发生电路
●设计60进制、24进制计数器（时分秒计数电路）
●设计译码显示电路
●设计操作方面的校时电路
●设计整点报时电路
●设计上电复位电路
3.2工作原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，本设计用由集成定时器555与RC组成的多谐振荡器作为时间标准信号源，发出频率为1KHZ，再经过3级十分频（3个十进制计数器）后得到1HZ。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
其数字钟系统组成框图如下:
图1数字钟电路系统的组成框图
4、电路设计部分
4.1秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
一般说来，振荡器的频率越高，计时精度越高。
本设计中采用由集成定时器555与RC组成的多谐振荡器，经过调整输出1000Hz脉冲。
电路图如下图所示：
图2555定时器振荡电路
555定时器的脉冲时间是由于RC充放电确定的。
根据三要素公式：
（1）
充电过程的方程式：
（2）
充电时间为：
（3）
放电过程的方程式：
（4）
放电时间为：
（5）
总时间为：
（6）
频率为：
（7）
首先确定C1=0.1uf，R2=5.1KΩ，需要输出频率f=1KHZ，将充放电时间算出，确定电阻R1。
通过确定R1=4.1KΩ。
分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，74LS90是二—五—十进制计数器。
因为555定时器产生1KHZ的信号，第一片的Q3输出100HZ，第二片的Q3输出10HZ，第三片输出1HZ。
经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲。
电路图如下图所示：
图3分频器电路
4.2秒、分、时计时器电路设计
秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160D构成。
分和秒一样，都采用60进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成10进制加法计数器，另一片设置6进制加法计数器。
两片74LS160D按反馈清零法串接而成。
秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。
当分（秒）计数部分的个位接受秒计数部分的信号（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。
分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给出进位信号。
当十位和个位计满60个数后计数器清零。
计数规律是从00——59——00。
设计电路图如图4。
时间计数设计为24进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成十进制加法计数器，另一片设置2进制加法计数器。
既个位计数状态为QdQcQbQa=0100十位计数状态为QdQcQbQa=0010时，要求计数器归零。
通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器，计数规律是从00——23——00。
设计电路图如图5。
图4秒、分计数部分电路
图5时计数部分电路
4.3译码显示电路设计
译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字，由数码管和译码器74LS47D组成。
74LS47D是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阳极显示数码管。
若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。
在译码管输出与数码管之间串联电阻R=510Ω作为限流电阻。
图6译码显示电路
4.4校时电路设计
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。
当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。
为了电路简单，只对时和分进行校时。
校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。
时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。
方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能。
图7校时电路
4.5上电复位电路
在计数器清零端处接一个或门即可。
4.6总体设计电路图
5、元器件使用说明
5.1振荡器（555定时器）
NE555的特点
●只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之久。
●它的操作电源范围极大，可与TTL，CMOS等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
●其输出端的供给电流大，可直接推动多种自动控制的负载。
●它的计时精确度高、温度稳定度佳，且价格便宜。
如右图NE555接脚图
Pin1（接地）-地线（或共同接地），通常被连接到电路共同接地。
Pin2（触发点）-这个脚位是触发NE555使其启动它的时间周期。
触发信号上缘电压须大于2/3VCC，下缘须低于1/3VCC。
Pin3（输出）-当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。
周期的结束输出回到O伏左右的低电位。
于高电位时的最大输出电流大约200mA。
Pin4（重置）-一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。
它通常被接到正电源或忽略不用。
Pin5（控制）-这个接脚准许由外部电压改变触发和闸限电压。
当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。
Pin6（重置锁定）-Pin6重置锁定并使输出呈低态。
当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。
Pin7（放电）-这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。
Pin8（V+）-这是555个计时器IC的正电源电压端。
供应电压的范围是+4.5伏特（最小值）至+16伏特（最大值）。
参数功能特性：
•供应电压4.5-18V
•供应电流3-6mA
•输出电流225mA（max）
•上升/下降时间100ns
NE555的相关应用:
NE555的作用范围很广，但一般多应用于单稳态多谐振荡器（MonostableMutlivibrator）及无稳态多谐振荡器（AstableMultivibrator）。
5.2计数器74LS160D
74LS160D计数器是一种中规模二一五-十进制计数器，下降沿触发，R0
（1）,R0
（2）是清零端，R9
（1），R9
（2）是置9端，CPA和QA可组成一个二进制计数器，CPB和QBQCQD组成五进制计数器；若把QA和CPB相连，脉冲从CPA输入，则构成8421BCD码十进制计数器。
由74LS160D的truthtable可以看出，选择74LS160D可以在数字钟进位和清零上有极大的方便，不需要其他门电路辅助就能自己完成进位和清零。
表174LS160D计数/复位真值表
表274LS160DBCD数码顺序
5.3译码器74LS48
74LS48芯片是一种常用的七段数码管译码器驱动器，下面是74LS48的引脚图和功能表。
图974LS48引脚图
表374LS48功能表
6、电路仿真
随着科技的发展，“计算机仿真技术”已成为许多设计部门重要的前期设计手段。
它具有设计灵活，结果、过程的统一的特点。
可使设计时间大为缩短、耗资大为减少，也可降低工程制造的风险。
仿真软件有很多，multisim、protues等都可以电路仿真。
本设计仿真过程是在multisim平台上完成的。
课程设计、毕业设计是学生走向就业的重要实践环节。
由于MULTISIM提供了实验室无法相比的大量的元器件库，提供了修改电路设计的灵活性、提供了实验室在数量、质量上难以相比的虚拟仪器、仪表，因而也提供了培养学生实践精神、创造精神的平台。
6.1振荡器部分的仿真
6.2分频器部分仿真
7、元器件清单
序号
元件名称
数量
规格
备注
1
NE555定时器
1
DIP封装
2
74LS160D
6
DIP封装
3
74LS48N
6
DIP封装
4
共阴数码管
6
5
电阻
6
51Ω
6
电阻
4
105Ω
7
开关
2
8
导线
若干
9
瓷片电容
4
0.1uf
10
74LS00
3
11
74LS20N（与非门）
4
12
74LS04D（非门）
12
13
按键
2
14
74LS125N（三态门）
2
15
74LS126D（三态门）
2
16
74LS90D
3
17
74LS32（或门）
1
8、设计总结
设计电路过程中，在multisim软件中出现了许多各种各样的错误，虽然最后经过不断的修改以及和同学的讨论得到了比较好的解决，但从中却让我弄明白了很多东西，很好的理解那句“失败乃成功之母”的含义。
其中有一个问题弄的我是焦头烂额，就是连接好译码显示电路后LED却不能显示出数字，最后查出原来所选用的译码器型号不同连接方式也不同，74LS48D需要用共阴极接法，74LS47D则需要用共阳极接法。
还有就是设计六十进制计数器和二十四进制计数器是各个计数器之间的连接、秒到分间的进位问题、分到时之间的进位问题、校时电路的连接方式等等问题。
这次电子电路课程设计，也对电子电路设计的知识有了更深一步的了解，熟悉了更多不同的数字芯片，比如74LS90，74LS290,74LS00，74LS48，74LS47，数码管等，这为我以后的电路设计打了一定的基础。
在连接六进制,十进制,六十进制的进位及二十四进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
在这次的设计中，我考虑了许多不同的方案，做出过不同的选择，从理论上细致的比较各个方案的好坏，同时又充分的考虑实际情况，以实际情况为主要，在此过程中学会了把理论和实际充分结合起来的思维方式。
在设计的过程中我采用了MULTISIM仿真软件，通过这次的课程设计使我对这个仿真软件的使用更加的熟练。
通过此次课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是培养自己的性情方面。
9、参考资料
秦曾煌主编《电工学》电子技术下册第六版高等教育出版社
升级会员 