计算机组成原理实验资料报告材料八位补码加减法器地设计与实现Word文档格式.docx
《计算机组成原理实验资料报告材料八位补码加减法器地设计与实现Word文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理实验资料报告材料八位补码加减法器地设计与实现Word文档格式.docx（19页珍藏版）》请在冰点文库上搜索。
设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。
（1）在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7~BUS0上的值与IN0~IN7端输入的数据是否一致。
（2）给DR1存入55H，检查数据是否存入，请说明检查方法。
（3）给DR2存入AAH，检查数据是否存入，请说明检查方法。
（4）完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。
（5）完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。
（6）求12H+34H-56H，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查方法。
三、实验要求
（1）做好实验预习，掌握运算器的数据传送通路和ALU的功能特性。
（2）实验完毕，写出实验报告，容如下：
1实验目的。
2实验电路图。
3按实验任务3的要求，填写下表，以记录各控制信号的值及时序关系。
表中的序号表示各控制信号之间的时序关系。
要求一个控制任务填一表，并
可用文字对有关容进行说明。
序号
nsw-bus
nR0-BUS
LDR0
LDR1
LDR2
m
nalu-bus
IN7~IN0
BUS7~BUS0
仿真波形及仿真结果的分析方法、分析过程和分析结果。
实验体会与小结。
四、实验预习容
1.实验电路设计原理及思路说明
本实验利用基本逻辑门电路设计一位全加器（FA），如表1：
表1-一位全加器（FA）电路的输入输出信号说明
信号名称
说明
输入信号
Ai
加数
Bi
Ci
低位输入的进位
输出信号
Si
和
Cj
运算产生的进位
然后以此基础上实现八位补码加/减法器的设计，考虑到实现所需既可以实现加法又可以实现减法，所以使用了一个M输入来进行方式控制加减。
2.实验电路原理图
实验参考电路如下图所示，下图（a）是1位全加器的电路原理图，图（b）是由1位全加器采用行波进位方法设计的多位补码加/减法运算器。
图1-多位补码加/减法运算器原理图
图2-8位运算器通路原理图
3.实验电路功能说明
表2-一位全加器（FA）功能表
输入
输出
1
表3-M与Bi异或关系原理图
M
M异或Bi
当M为0时，Bi与M值无关，当M为1时，Bi取反。
也就是当M为0时，执行加法运算，反之进行减法运算。
FA实现Ai与（Bi异或M）的加法运算，再加上Ci输出Si
表4-图4功能端口解析
接口
解析
A[7..0]
8位信号输入（加/被减数）
B[7..0]
8位信号输入（加/减数）
控制信号（0加，1减）
S[7..0]
输出8位计算结果
OVER
溢出信号（0不溢出，1溢出）
表5-图3功能端口解析
IN[7..0]
8位信号输入
控制输入信号（0有效，1无效）
时钟信号，上升沿有效
BUS[7..0]
8位信号输出
注：
1.74244b的AGN和BGN接口与74374b的OEN接口都是低电平有效，nsw-bus，nalu-bus和nR0-BUS控制器件的输入，当输入0时，输入有效，否则无效
2.74273b的CLK接口为上升沿有效，当LDR的时钟处于上升沿，即0->
1变化时，输入有效
4.器件的选型
本实验用到以下基本逻辑器件：
异或门，一位加法器FA，7486等
表6-一位全加器（FA）电路所用主要器件清单
名称
AND2
二输入与门
XOR2
异或门
OR2
或门
INPUT
信号输入端子
OUTPUT
信号输出端子
表7-8位补码加/减法运算器器件清单
二输入异或门
FA
一位加法器（自选器件）
表8-8位运算器通路电路
8位补码加/减法运算器
计算元件（自选器件）
74273b
数据缓存元件
74244b
5.实验方法与实验步骤等
本实验利用EDA工具软件（QuartusII2.0或以上版本）完成，实验分为：
原理图的录入与编辑、仿真波形的设计及仿真结果的分析这3个步骤。
具体为：
（1）原理图的录入与编译
在EDA工具软件（QuartusII2.0或以上版本）中，采用原理图的录入的方法，绘制电路原理图。
绘制完成存盘后进行编译。
编译通过后，可以进行步骤
（2）的操作。
如果编译不通过，则检查原理图，改正错误后，重新存盘并编译。
这一过程重复进行，直至原理图编译通过。
（2）仿真波形的设计
根据电路的功能，设定输入信号的初值后，利用EDA工具软件（QuartusII2.0或以上版本）的波形仿真功能，验证电路的正确性。
根据8位补码加/减法运算器的功能要求，选定8组输入信号的初值，如下表所示：
表9-一位全加器（FA）电路仿真波形输入信号初值
2
3
4
5
6
7
8
表10-8位补码加/减法运算器仿真波形输入信号初值
A（十进制）
B（十进制）
M（01信号）
S（二进制）
溢出
20
00010100
40
00111100
80
01100100
120
10001100
10
00000000
50
00101000
01000110
110
（3）仿真结果的分析
在EDA工具软件（QuartusII2.0或以上版本）中，新建仿真波形文件，按表所示的输入信号的初值进行设定后，进行仿真。
阅读仿真波形，对照电路功能，进行分析并给出结论。
五、实验电路图
根据电路原理图，实验时在QuartusII2.0环境里绘制的实验电路如下图所示。
图3-一位全加器（FA）
图4-8位补码加/减法运算器
图5-8位运算器通路电路
6、仿真调试的过程、仿真结果的分析和仿真测试的结论
在QuartusII2.0中新建仿真波形文件，如下图6示。
图6-一位全加器（FA）仿真结果
分析图所示的仿真波形，可得到下表所示的实验结果。
表11-一位全加器（FA）电路仿真实验结果
周期
时间
0-800ns
800ns-1.6µ
s
1.6µ
s-2.4µ
2.4µ
s-3.2µ
3.2µ
s-4.0µ
4.0µ
s-4.8µ
4.8µ
s-5.6µ
5.6µ
s-6.4µ
将表9与表11相对照，可知一位全加器FA正确。
在QuartusII2.0中新建仿真波形文件，如下图7所示。
图7-8位补码加/减法运算器仿真结果
分析图所示的仿真波形，可得到下表所示的实验结果
表12-八位补码加/减法器电路仿真实验结果
A
B
S
0~5ns
5~10ns
10~15ns
15~20ns
20~25ns
25~30ns
30~35ns
35~40ns
00000100
表记录的实验结果与上面计算数据中要求的值一致。
经分析比较可知，本次实验设计的电路实现了八位补码加/减法器的功能。
8位运算器通路电路
（1）首先对建立好的通路进行仿真波形图测试，测试结果如图8所示。
并检查数据是否一致
图8-8位运算器通路电路仿真结果
检查图8，可知输入IN与输出BUS一致，数据一致
检查方法：
在DR1中存入55H，同时在DR2中存入00H，检测总线输出的数即为存入的数据，波形图如下图9：
图9
表13-时序关系图
nsw-
bus
nR0-
Control
Nalu-
Bus
IN
[7..0]
BUS
上升沿
55H
00H
ZZH
和检测DR1相同，如图10
图10
表14-时序关系图
AAH
波形图如下：
图11
表15-时序关系图
FFH
55H-AAH波形图如下：
表16-时序关系图
ABH
AAH-55H波形图如下：
表17-时序关系图
①计算结果：
12H+34H-56H波形图如下：
表18-时序关系图
12H
34H
46H
56H
9
F0H
7、实验体会与小结
通过这次运算器的计算机组成原理实验，我对QUARTUS2软件的使用更加得心应手，学会在这之上用门电路搭建和组合原理图并实现封装调用等等。
在实验中，我遇到很多问题，例如，在绘制电路图后，由于工程文件的存储地址错误，导致编译失败之类的问题。
并且，我一开始没有使用总线输入，导致输入有19个端，大大加重了工作量。
除此之外，我学会了把缓存器，寄存器，ALU合理的串接成为8位运算器通路。
在这之中，时序的波形设计对我来说有一定的难度，每个时钟周期里，各个部件的工作状态都不相同，必须仔细分析每个部件状态才能熟练设计。
最后，在老师的教导下，我终于完成了本次实验。
通过本次实验，我对计算机组成原理这门课有了更加深刻的理解。
升级会员 