STR7系列微控制器Word文件下载.docx
《STR7系列微控制器Word文件下载.docx》由会员分享，可在线阅读，更多相关《STR7系列微控制器Word文件下载.docx（143页珍藏版）》请在冰点文库上搜索。
✓拥有可以寻址4个存储器段的外部存储器接口（EMI）,支持SRAM、Flash以及ROM等存储器类型；
✓支持多种启动方式。
2.时钟、复位、电源管理
✓系统采用3.3V电源供电，I/O接口的驱动电压也是3.3V；
✓内嵌1.8V电源稳压器为ARM7TDMI内核供电；
✓0～16MHz的外部主晶振；
✓32KHz外部备用晶振；
✓嵌入式PLL锁相环为CPU提供时钟；
✓在内部Flash中运行代码时，系统运行速度可达50MHz时钟频率；
✓实时时钟具有日历功能；
✓具有4种低功耗模式：
SLOW、WFI、STOP和STANDBY。
3.嵌套中断控制器
✓能够实现快速的中断响应；
✓支持32个中断向量，16种优先级的IRQ中断；
✓支持2个可屏蔽的FIQ中断源。
4.多达48个I/O端口
✓30/32/48个多功能双向I/O口线（数量由芯片的封装决定）；
✓有14个可设为唤醒和中断输入的I/O。
✓有8个高电流I/O口（P2.0～P2.7可吸纳8mA的电流）
5.5个定时器：
✓16位的看门狗（WTD）定时器；
✓4个16位的定时器：
带2个输入捕获，2个输出比较，支持PWM及脉冲计数模式。
6.10个通信接口：
✓2个I2C接口（1个与SPI复用）；
✓4个UART异步串口；
✓智能卡ISO-7816-3接口（与UART1复用）；
✓2个带缓冲同步串口（BSPI）；
✓CAN接口（2.0B）；
✓USB2.0全速（12Mb/s）Device接口，具有挂起和唤醒功能；
✓HDLC（高级数据链控制器）同步通信接口。
7.4通道12位A/D转换器
✓4个通道所需转变时间：
1ms（1000Hz）；
✓1个通道所需转变时间：
1ms（1KHz）；
✓转换电压范围：
0~2.5V。
8.完整的JTAG调试开发工具支持
2.1.2总体结构
STR71x系列微控制器的总体结构框图如图2.1-1所示，内部总线和两条APB总线将片上系统和外设资源紧密的连接起来，其中内部总线是主系统总线，连接了CPU、存储器和系统时钟等，APB1总线（APB1桥连接的APB总线）连接高速外设，APB2总线（APB2桥连接的APB总线）连接系统通用外设和中断控制。
I/O端口包括P0，P1，P2三个16位的端口，其它的外设接口引脚都与I/O端口的引脚功能复用，图上的AF即表示功能复用引脚。
另外，外部存储器接口（EMI）提供了16条数据线接口和24条地址线接口，可扩展4组16M空间的外部存储器。
图2.1-1STR71x系列微控制器的总体结构图
✧系统功能
1.可选的外部存储器（STR710F）
STR710F（144脚）拥有非复用的16位数据和24位地址总线，可以支持4个16M的外部存储器段（Bank）。
为了支持多种存储器类型（Flash,EPROM,ROM,SRAM等）来存储代码和数据，用户可以对每个外部存储器段（bank）分别设置它们的等待状态。
2.灵活的电源管理
为了减小功耗，用户可以根据系统当前情况，通过编程配置STR71x系列微控制器进入SLOW、WAITForInterrupt、STOP或者STANDBY等模式。
3.灵活的时钟控制
系统拥有两个外部时钟源：
主时钟和32kHz的备份时钟。
片上集成的PLL允许16MHz（或者更低）的系统主时钟倍频产生内部系统时钟（最高50MHz）。
用户可以在较大范围内选择倍频和分频系数，以决定PLL的输出。
4.电源稳压器
STR71x微控制器需要一个外部3.3V（3.0-3.6V）电源稳压器。
片上有2个内部电源稳压器，可以产生1.8V电压，为内核与外设供电。
当系统进入Standby、LowPower、WaitforInterrupt、以及LPWFI等低功耗模式后，主电源稳压器被关闭，低功耗电源稳压器开始工作。
5.低电压探测
每个电源稳压器都拥有一个嵌入式的低电压探测器LVD，用来检测内核供电电压是否满足要求。
如果检测到内核供电电压低于1.8V并达到某一阀值，则LVD会复位整个芯片。
✧片上外设
STR710系列微控制器有以下几种片内外设：
6.CAN接口
STR710F和STR712F片上集成CAN控制器模块。
CAN模块提供CAN2.0接口，其位传输率可达到1M波特率。
7.USB接口
STR710F和STR711F集成片上USBDevice控制器，支持全速（12Mb/s）USB2.0接口，能提供16个双向端点（endpoint）和32个单向端点，支持批量传输及USB挂起/唤醒（suspend/resume）功能。
8.标准定时器
4个定时器，每个定时器有一个带有7位预分频比例因子的16位计数器，至多两个输入捕获、输出比较功能，一个脉冲计数功能及一个带可选频率的PWM通道。
9.实时时钟（RTC）
实时时钟提供一组连续运行的计数器，这些计数器由低功耗的32kHZ的振荡器驱动。
RTC可作为通用的基准时间（timebase）使用，也可用于时钟、日历或报警。
当STR71x在Standby模式下，RTC可以继续工作，此时，RTC由低功耗电源稳压器供电，32kHz振荡器驱动。
10.异步串行接口（UART）
4个UART允许实现与外部设备的全双工异步通信，其接收Rx和发送Tx的数据传输率可单独编程设置，最高可达625kb/s。
11.智能卡（SmartCard）接口
UART1可以配置成一个ISO7816-3定义的异步智能卡接口，它包含智能卡时钟发生器，同时可对同步卡提供功能支持。
12.带缓冲的同步串行接口（BSPI）
2个SPI，可与外部设备进行全双工同步通信。
主/从通信在主模式和从模式下的通信速率分别可达到5.5Mb/s和4Mb/s。
13.I2C接口
2个I2C接口提供从机（slave）及多主机（multi-master）功能，有普通和快速I2C（400kHz）两种模式，支持7位或10位的寻址模式。
其中一个I2C接口与一个SPI复用，因此可同时使用2×
SPI+1×
I2C或是1×
SPI+2×
I2C。
14.HDLC接口
高级数据链路控制器（HDLC）支持全双工操作和NRZ、NRZI、FM0或MANCHESTER协议。
内部含一个8位的波特率生成器。
15.A/D转换器
该模拟/数字转换器，能在单次（single-shot）模式或持续转换模式下实现单通道或4通道的转换。
采样率为0.5kHz（在单通道模式下1kHz）的情况下，分辨率可达12位。
采样电压范围为0~2.5V。
16.看门狗定时器
16位的看门狗定时器，用于保护应用程序，防止硬件或软件错误，通过产生复位信号确保成功复位。
17.I/O端口
48个输入/输出端口可编程设置为输入或输出。
18.外部中断
最多有14个外部中断可被用户使用，或利用这些外部中断将系统从STOP模式唤醒。
2.1.3引脚描述
STR71x系列微控制器有64脚（TQFP/BGA）以及片上外设丰富的144脚（TQFP/BGA）等多种封装形式。
4种型号的可能封装形式如下：
✓STR710F：
144脚BGA或者TQFP封装，片上集成CAN、USB和EMI；
✓STR715F：
64脚BGA或者TQFP封装，片上不包含CAN和USB；
✓STR711F：
64脚BGA或者TQFP封装，片上集成USB控制器；
✓STR712F：
64脚BGA或者TQFP封装，片上集成CAN控制器。
备注以上64脚封装（BGA或者TQFP）的微控制器均不包含外部总线接口（EMI）。
19.STR71x封装与引脚说明
图2.1-2是STR710的TQFP封装引脚图，相应的引脚说明如表2.1-2所示。
图2.1-3是STR712F/STR715F的TQFP64封装引脚图，图2.1-4是STR711F的TQFP64封装引脚图，相应的引脚说明见表2.1-3所示。
图2.1-2STR710TQFP引脚图
备注：
表2.1-1中使用的英文缩写解释如下，本章出现的其它引脚说明表的英文缩写解释与此相同。
✓类型：
I=输入；
O=输出；
S=（参考）电源供应；
Hiz=高阻。
✓输入输出级别：
C=CMOS0.3VDD/0.7VDD；
CT=CMOS0.8V/2V，带输入触发；
TT=TLL0.3VDD/0.7VDD，带输入触发；
C/T=可编程级别：
CMOS0.3VDD/0.7VDD或TLL0.8V/2V
✓输入：
pu/pd=软件使能内部上拉或下拉；
pu=在复位状态，内部100kΩ弱上拉；
pd=在复位状态，内部100kΩ弱下拉。
✓输出
OD=开漏（open-drain）；
PP=推挽（push-pull）；
T=真开漏（内部无保护二极管，5V兼容）。
备注当一个引脚可复用为多项功能时，表中功能说明部分第一项为复位时的默认功能，其它项为可选功能。
如下表引脚1的功能，复位时的默认功能为通用数据I/O引脚，其它3项功能均为其复用的可选功能。
表2.1-2STR710引脚说明（144脚）
引脚
类
型
输
入
复
位
状
态
输入
输出
在Std
by模式下激活
功能说明
序号
名称
电平
中
断
能力
OD
PP
P0.10/
U1.RX/
U1.TX/
SC.DATA
I/O
Pd
CT
X
4mA
T
通用数据I/O引脚Port0.10/
UART1的数据接收输入/
UART1的数据发送输出/
智能卡数据输入/输出
注意：
除了处在UART传输状态，该引脚处于三态。
O
外部存储器接口引脚，要从外部存储器读入数据，需将该引脚置低。
该引脚映射到外部存储器组件的OE_N引脚。
3
P0.11/
BOOT.1/
U1.TX
pd
通用数据I/O引脚/
Boot配置输入/
UART1的数据发送输出
4
P0.12/
SC.CLK
智能卡参考时钟输出
5
VSS
S
数字电源地端
6
V33
数字电源3.3V电压端
7
pu
8mA
外部存储器接口，选通存储器Bank0输出
要从外存起动，需在复位时强置该引脚为输出模式。
8
Pu
2）
外部存储器接口，选通存储器Bank1输出
9
P0.13/
U2.RX/
T2.OCMPA
UART2的数据接收输入/
定时器2输出比较A输出
10
P0.14/
U2.TX/
T2.ICAPA
UART2的发送数据端/
定时器2输入捕获A输入
11
外部存储器接口，选择存储器Bank2输出
12
外部存储器接口，选择存储器Bank3输出
13
P2.4/A.20
3）
外部存储器接口，地址总线
14
P2.5/A.20
15
P2.6/A.22
BOOTEN
I
启动（Boot）控制输入，使能采样BOOT[1:
0]引脚
17
P2.7/
A.23
18
P2.8
通用数据I/O引脚/外部中断INT2
19
N.C.
空脚
20
21
22
23
P2.9
通用数据I/O引脚/外部中断INT3
24
P2.10
通用数据I/O引脚/外部中断INT4
25
P2.11
通用数据I/O引脚/外部中断INT5
26
P2.12
通用数据I/O引脚
27
P2.13
28
P2.14
29
P2.15
30
JTDI
TT
JTAG接口数据输入，需外部上拉
31
JTMS
JTAG模式选择输入，需外部上拉
JTCK
JTAG时钟输入，需外部上拉或下拉
33
JTDO
JTAG数据输出
复位态为HiZ
34
JTAG复位输入，需外部上拉
35
NU
保留，须接地
36
TEST
37
38
39
40
V33IO-PLL
数据I/O电路和PLL的3.3V参考电压端
41
42
VSSIO-PLL
数据I/O电源和PLL地端
43
44
DBGRQS
调试模式请求输入（高电平有效）
45
CKOUT
时钟输出（fPCLK2）
由APB桥2的CKDIS寄存器使能
46
CK
参考时钟输入
47
P0.15/
WAKE-UP
通用数据I/O引脚/
从standby模式唤醒输入
48
49
RTCXTI
实时时钟输入和32kHZ振荡器放大电路输入
50
RTCXTO
32kHZ振荡器放大电路输出
51
输入：
进入硬件standby模式输入，低电平有效）
要选择正常模式，需将V33外部上拉。
输出：
在进入软件standby模式后的standby模式激活低电平输出（低电平有效）
在Standby模式下，除了那些标志着Stdby模式下激活的引脚，所有其他引脚都呈高阻态。
52
复位输入
53
54
VSSBKP
低功耗稳压器地
55
V18BKP
低功耗稳压器输出，在VSSBKP和V18BKP之间需要至少1μF的外部电容。
若低功耗稳压器被旁路，该引脚可与外部的1.8v电源连接
56
57
58
V18
主电源稳压器输出，在V18和VSS18之间需要至少10μF+33nF的外部电容。
59
VSS18
主电源稳压器地
60
61
D.0
外部存储器接口，数据总线
62
D.1
63
D.2
D.3
65
D.4
66
VDDA
A/D转换器的电源正端
67
VSSA
A/D转换器的电源负端
68
69
70
71
P1.0/
T3.OCMPB/
AIN.0
定时器3输出比较B/
ADC模拟输入0
72
P1.1/
T3.ICAPA/
T3.EXTCLK/
AIN.1
定时器3输入捕获A/
定时器3外部时钟输入/
ADC模拟输入1
73
P1.2/
T3.OCMPA/AIN.2
定时器3输出比较A/
ADC模拟信号输入2
74
P1.3/
T3.ICAPB/AIN.3
定时器3输入捕获B/
ADC模拟信号输入3
75
P1.4/
T1.ICAPA/T1.EXTCLK
定时器1输入捕获A/
定时器1外部时钟输入
76
P1.5/
T1.ICAPB
定时器1输入捕获B
77
P1.6/
T1.OCMPB
定时器1输出比较B
78
D.5
外部存储器接接口，数据总线
79
D.6
80
D.7
81
D.8
82
D.9
83
84
85
P1.7/
T1.OCMPA
定时器1输出比较A
86
P1.8
87
88
P1.11/
CANRX
CAN数据接收输入
89
P1.12/
CANTX
升级会员 