数字式秒表的课程设计定稿.docx
《数字式秒表的课程设计定稿.docx》由会员分享，可在线阅读，更多相关《数字式秒表的课程设计定稿.docx（18页珍藏版）》请在冰点文库上搜索。
数字式秒表的课程设计定稿
数字式秒表
课程设计任务
1．主要单元电路参数计算和元器件选择；
2．画出总体电路图；
3．借助仿真软件在计算机上进行仿真试验；
4.仿真成功后，在插线板上连接好设计的电路并进行调试和测试；
5.最终实现秒表的计时、停止、复位功能。
前言
本次课程设计所要实现的三位数字式秒表是电子通信类专业实验环节中最基本的一项设计性实验，也是学生们必须熟练掌握的一项基本技能之一。
数字秒表是采用数字电路实现对分、秒、毫秒进行控制的数字显示计时装置，广泛用于体育比赛中，有很高的实用价值。
该数字计数系统由直流电源、计数电路、0.1秒脉冲发生电路、计数控制电路、锁存译码及数码显示电路组成。
其中核心的部分为0.1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为了使电子秒表功能更加完善而采取的附加控制部分。
本设计报告由内容摘要、设计目的、设计要求、方案论证、单元电路设计、电路图及电路工作原理、组装调试、设计成果评价、课程设计心得体会、参考文献和元器件清单十一大部分组成，力求将整个系统的设计过程、工作原理、以及心得体会完整的呈现出来。
一、方案论证选择
1.1整体电路构思：
利用已学的数模电知识进行单元电路的设计，再将各个单元电路进行级联成为整体电路图。
1.2方案1用专用集成电路设计的秒表电路，应用时钟芯片驱动6位七段发光二极管显示时间。
1.3方案2由基本数字逻辑单元进行设计,它由振荡器产生一定频率的方波脉冲，之后由分频器对方波脉冲进行分频，以达到设计电路所需的频率脉冲，脉冲作为时钟信号驱动计数器进行计数，最后由译码器译码并在数码管上显示。
备注：
（1）图中直流电源的变压器为220V变9V的。
（2）图中的时钟电路由输出脉冲占空比为2/3的NE555定时器组成。
（3）计数电路由三个74LS160组成。
（4）锁存译码电路由三个CD4511组成。
（5）数码显示电路由三个共阴极七段数码显示器，和若干电阻组成。
1.4方案的选择：
方案二与已学的数模电知识联系比较紧密，有较好的知识基础，能够将所学知识与实践联系起来，而且电路设计能够模块化，实现也比较简单，所需器件实验室也能够满足，因此最终选择方案二实现本次课程设计。
二、单元电路设计
2.1信号发生器的设计
数字式秒表由振荡器，分频器，计数器，译码器和显示电路所组成。
振荡器产生的毫秒信号输入计数进行计数，并把累计结果以分，秒，毫秒的形式表示显示出来。
振荡器是整个秒表的核心，它产生一个频率标准，其精度和稳定度基本决定了秒表的计时准确性和精度。
由于555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源，用来产生10HZ的脉冲信号。
2.1.1电路原理图设计
2.1.2元器件选择及参数计算
555定时器的频率和占空比尤其外部所接的电阻和电容共同决定，因此只要选择好电容和电阻的参数就能够产生所需频率的脉冲。
频率：
f=1.43/（R1+2R2）C=10Hz，产生10Hz频率
占空比：
q=r1/（r1+2r2）=2/3
所以，电容C1=0.01u，C2=10u定值电阻R=4.7K，可变电阻R=1K,设计中可用两个4.8K的电阻代替。
端口3为脉冲发生器的输出端口。
2.2控制电路的设计
控制电路是完善整个系统电路的必不可少的模块。
核心器件采用7476JK触发器。
采用J1、J2、Q2这几个端实现相关的控制功能。
将J1接至信号发生器的复位端，当为高电平时产生脉冲信号，当为低电平是封锁脉冲信号使计数器不能计数，以实现暂停功能。
J2接至计数器的清零端，当为高电平时计数器正常工作，为低电平时计时器清零，以实现清零功能。
Q2接至CD4511的控制端，当为高电平时显示译码数据，为低电平时锁存显示，但计数器仍正常工作，这样就实现了固显功能。
2.3直流电源的设计
其电路图如图所示
直流电压源的输入为220V交流电因此采用变压器直接变压的方法，使输出为9V的交流电，再利用整流桥将交流电变为直流电压，之后用2200u和0.047u并联网络作为滤波电路,为了是输出电压稳定采用7805作伪稳压电路，为后面的电路提供稳定的5V直流电压。
2.4译码显示电路的设计
译码器部分由三片CD4511构成。
将秒计时器74LS160的四个输出端QA、QB、QC、QD分别对应接至译码器CD4511的输入端，译码后的事故初段接至共阴极7段数码管的a~g端，就可以显示0~9十进制数字。
毫秒和十秒位同理。
这样就构成一个完整的译码显示电路。
2.5计数电路的设计
计数器部分采用三片74ls160串行的方式构成。
74ls160是十进制的计数器，具有置数、清零的功能。
EP、ET是使能端，为高电平有效。
将低位的输出信号接至高位的使能端，将最高位芯片通过与非门产生进位清零信号，从而达到整体回零的目的。
从而构成完整的计数单元。
三、电路仿真分析
各单元电路和系统电路设计好之后就要进行仿真了。
仿真是利用专业的软件模拟电路的运行结果，是检验电路设计是否正确能否工作的快捷有效的方法。
我们仿真时用的是Proteus7.0，它是专业的电子电路仿真软件。
具有强大的库功能，可以在里面找到各种型号的电子元器件。
并且具有各种模拟测试仪器，如电压表、示波器、各种型号的电源等。
因此可以对电路进行参数的测量。
使用十分方便。
3.1电路的仿真
信号源的仿真图及测试结果：
计数及译码显示部分的仿真结果：
3.2整体电路图初稿
四、电路的装调和分析
4.1电路的安装和调试
在领到器件并按照功能检测完器件之后我们开始进行组装调试。
我们分工完成各个部分的组装最后再进行总装，这样既可以发挥个人的技术特长又能够提高效率。
我主要负责直流电源和时钟脉冲发生器的组装调试。
。
电源采用变压器直接变压的方式是输出为5V直流电压。
按照之前设计好的电路图在插线板上开始布线，布线完成经再次对照电路图无误后接通220V交流电源，经过调试用电压表测量输出为5.005V的直流电压符合设计要求。
提供时钟脉冲的信号源选用的是NE555，和1k电阻两个，2个47K的电阻，10uf和0.01uf电容各一个，按照电路原理图接好线后经过无数次的调试，最终，在老师的指导下，将输出信号经与非门后才得到了所要求的稳定的10Hz信号，才完成了信号源的调试。
接下来完成的是计数电路，计数电路是由三个74LS160组成的串行输入同步置数电路，译码锁存电路是由三片CD4511构成的，CD4511构成的译码锁存电路所得到的二进制代码由BCD码—七段码译码器来显示完成。
然后是控制电路，控制电路是由两块74LS76JK触发器组成。
将以上模块连接在一起就构成了所要求的计数电路。
本设计采用电路仿真对设计电路进行了调试，在调试过程中遇到了不少的麻烦，经过多次反复的检查和排除，最终实现了全部功能。
调试方法：
按模块调试，在每个模块的输入端加理想的调试信号，在输出端接示波器，观察输出波形，如果波形符合设计预期，则说明此模块工作正常，否则可按从输出到输入的顺序逐一排查，直到解决问题。
当各模块调试无误后，将各模块连接起来，同时要注意接口的电平匹配问题。
4.2故障及分析
故障1：
脉冲发生器（555定时器构成的多谐振荡器）没法实现0.1秒的脉冲信号。
原因：
参数不对。
排除方法：
利用f=（1.43/R1+2R2）C适当的选取定值电阻、电容的大小和可变电阻的最大阻值，最终使得其产生正确的脉冲信号。
故障2：
数码管显示乱码。
原因：
计数器芯片74LS160管脚接线错误，LED数码管的共极性弄反（按共阳极的接线方法接线）。
排除方法：
对计数器正确接线，调整数码管的阴阳极接线（按共阴极的接线方法接线）。
故障3：
数码管数字跳动频率不均匀。
原因：
使能输入信号和清零信号的波形不是规则的脉冲方波。
排除方法：
用示波器观察脉冲输出电路输出端的波形，如果不规则就加以个反相器（用74LS00代替）整形，同时，这样还能达到减小误差的目的。
故障4：
直流电压源输出电压为9V
原因：
稳压管接地端接触不良
排除方法：
重新安装稳压管确保接触良好，并区分清输入端、输出端和接地端。
用电压表测试使其输出为5V。
经过反复的调试和测量最终所得结果与设计要求相符，达到了实验初课设要求中的各项性能指标，并且在将各模块电路总装在一起后仍能准确的实现所有功能，即实现了由0.1秒到59.9秒的计数、暂停、清零和固显等功能。
4.3电路测试结果与分析
4.3.1基本JK触发器的测试
操作
Q的值
的值
按动K2
0
1
按动K1
1
0
基本JK触发器的测试
基本JK触发器实现了启动和停止秒表的作用。
4.3.2时钟发生器的测试
示波器输出波形为
图8：
示波器输出波形
调节RW使得输出波形的频率为10HZ用555定时器构成的多谐振荡器，作为时钟源。
五、课程设计总结
通过本次课程设计我学到了许多课本所学不到的知识，也颇有心得。
首先我们的基本技能得到了提高，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力。
通过对已学知识的回顾和运用巩固加深了对基础知识的理解。
最重要的是对电子电路系统开发的基本思想、基本程序和总体过程有了一个初步的认识，这将正确指导我们以后的学习。
三周的课程设计已经结束，虽然很辛苦，但给我带来了从未有过的体验与喜悦。
在设计实践的过程中，我深深的体会到必须要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
在整个电路的设计过程中，花费时间最多的是利用Protues软件进行仿真，因为以前没有接触这个软件，所以我们要从头学起，自行摸索的学习。
我们在各个单元电路的连接上花费了大量时间。
我们在设计时曾做出了两套方案以及仿真电路，我们仔细比较分析其原理以及可行的原因，这才确定了我们的电路。
实验过程中，我深刻的体会到自学能力的重要性。
因为我们要根据任务书选择合适的元器件，在设计之前必须查阅大连的资料熟悉他们的功能，以便选择符合要求的器件。
而且必须搞清楚每个元器件的内部结构、管脚图、以及参数计算等。
我认为在设计过程中培养的自学能力是十分难得的。
通过这次对数字式秒表的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字秒表的原理与设计理念。
在此次的数字秒表设计过程中，我更进一步地熟悉了芯片的结构、管脚图、功能表及掌握了各芯片的工作原理和其具体的使用方法。
而且这些知识是对我们大学生来说十分宝贵的实践经验，是无法在课堂上获得的，是现今社会最重视的同时也是我们最需要提高的部分。
在设计电路中,完成电路图只是完成了设计的一小部分，更加困难的是对电路的验证和纠错，在这过程中我接触到了很多未接触过的检查方法和思想。
在电路的仿真过程中出错的主要原因都主要是接线的错误所引起的。
接线的时候一定要细心，不要接错，同时也要学会如何判别芯片的功能，要是芯片不具备要求的功能，或者，不匹配，即使接线再正确也出不来结果。
对自己的设计要仔细考虑，是否可行，尤其是进位输出，着重看看进位的CP脉冲是否正确等，在检查计数单元和脉冲发生器是可以在输出端接一个发光二极管通过观察二极管的亮与灭可以快速判断电路是否工作正常，这是我们在不断摸索中总结出的十分有效的方法。
总体来说，通过这次课程设计学习，我越发感觉电子设计不是死板的东西，是有很大科学性与艺术性的。
不同芯片的使用，不同的接线方法，不同的变量，不同的实现思路，经过组合后几乎可以称之为艺术。
这次课程设计使我对各种电路都有了大概的了解，也学会了常用仿真软件的使用，在平时的理论学习中遇到的问题都一一解决，加深了我对专业的了解，培养了我对学习的兴趣，为以后的学习打下了好的开端，我受益匪浅。
同时，让我明白：
电子设计容不得纸上谈兵，只有自己动手实际操作才会有深刻理解，才会有收获，所谓“千里之行，始于足下”，这次课程设计最大的意义在于让我们迈出了通往工程师的第一步。
参考文献
1、《电子电路制作指导》张宪何宇斌化学工业出版社
2、《常用电子元器件识别/检测/选用一读通》赵广林电子工业出版社
3、《实用电子电路设计制作300例》刘修文中国电力出版社
4、《电子技术基础实验与课程设计（第二版）》高吉祥主编电子工业出版社
5、《电子技术实践与训练》黄仁欣主编清华大学出版社
6、《数字电子技术基础》（第五版）阎石主编高等教育出版社
网址：
XX
附录
附录A：
总体电路图
使用器件
个数
74ls160
3个
74ls76
2个
CD4511
3个
开关
2个
发光二极管
1个
74ls00
1个
七段数码管
3个
555定时器
1个
7805
1个
电阻R1
2个（48k）
电阻R2
5个（1k）
电容
10u0.01u各1个
2200u200u2个
2p2s变压器
1个
电桥
1个
电源220v50Hz
1个
附录B：
原器件清单
注：
1.74ls00为2脚输入的与门
2.74ls20为4脚输入的与非门
附录C：
芯片的管脚图
1、74LS00（二输入四与非门）
74ls00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
74LS00引脚图
2、74LS160
74LS160芯片同步十进制计数器（直接清零）
·用于快速计数的内部超前进位
·用于n位级联的进位输出
·同步可编程序
·有置数控制线
·二极管钳位输入
·直接清零
·同步计数
3、555定时器
555引脚图
用555构成的多谐振荡器，通过电容充放电可以形成方波来为计数器74LS160提供脉冲信号。
4、CD4511
CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器
CD4511引脚图
其功能介绍如下：
BI：
4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：
3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：
锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：
为译码输出端，输出为高电平1有效。
5、七段数码管
6、74LS76
触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。
1．JK触发器
（1）JK触发器符号及功能
JK触发器有两个稳定状态：
一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。
JK触发器具有“置0”、“置1”、保持和翻转功能，符号如图l所示。
反映JK触发器的Qn和Qn、J、K之间的逻辑关系的状态表见表1。
状态表中，Qn表示时钟脉冲来到之前触发器的输出状态，称为现态，Qn+1表示时钟脉冲来到之后的状态，称为次态。
JK触发器的种类很多，有双JK触发器74LS107，双JK触发74LS114，741S112，74HC73，74HCT73等，有下降沿触发的，也有上升沿触发的。
图l所示的JK触发器是下降沿触发的。
升级会员 