计算机组成原理试题总结.docx
《计算机组成原理试题总结.docx》由会员分享，可在线阅读，更多相关《计算机组成原理试题总结.docx（58页珍藏版）》请在冰点文库上搜索。
计算机组成原理试题总结
+
o
【例4-1-2】存储器的随机访问方式是指。
A.可随意访问存储器
B.按随机文件访问存储器
C.可对存储器进行读出与写入
D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
解：
存储器的随机访问方式是指可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。
本题答案为D。
【例4-1-4】下面叙述中错误的是。
A.RAM是可读可写存储器，ROM是只读存储器
B.ROM和RAM的访问方式相同，都采用随机访问方式进行读写
C.系统的主存由RAM和ROM组成
D.系统的主存都是用DRAM芯片实现的
解：
系统的主存可用SRAM或DRAM等芯片实现。
本题答案为D。
【例4-1-11】数据在主存中按整数边对齐存储的主要优点是。
A.访存速度快B.节省主存空间
C.指令字的规格化D.指令的优化
解：
数据在主存中按整数边对齐存储，使得CPU在一个总线周期就能完成一个字的传输，否则就得启动两个或两个以上的总线周期来完成，所以其主要优点是提高访问速度，减少周期浪费。
本题答案为A。
【例4-1-20】动态RAM的特点是。
A.工作中存储内容动态地变化
B.工作中需要动态地改变访存地址
C.每隔一定时间刷新一遍
D.每次读出后需要根据原存内容全部刷新一遍
解：
与SRAM相比，DRAM的特点是需要动态刷新。
本题答案为C。
【例4-1-21】和静态RAM相比，动态RAM具有优点。
A.容量能随应用任务的需要动态变化B.成本低、功耗低
C.掉电后内容不会丢失D.内容不需要再生
解：
DRAM和SRAM相比成本和功耗更低。
本题答案为B。
【例4-2-2】16片2K×4位的存储器可以设计存储容量为的16位存储器。
A.16KB.32K
C.8KD.2K
解：
设存储容量为M，则（M×16位）/（2K×4位）=16，所以M=8K。
本题答案为C。
【例4-1-27】某主存容量为32KB，由16片16K×1位（内部采用128×128存储阵列）的DRAM芯片采用字和位同时扩展构成。
若采用集中式刷新方式，且刷新周期为2ms，那么所有存储元刷新一遍需要个存储周期。
A.128B.256C.1024D.16384
解：
集中式刷新方式是所有行都刷新一次，由于DRAM芯片内部采用128×128存储阵列，刷新一行需要一个存储周期，所以共需要128个存储周期。
本题答案为A。
【例4-2-13】判断以下叙述是否正确。
4.程序访问的局限性是使用的_____依据。
（4分）
（A）缓冲
（B）cache
（C）虚拟内存
（D）进程
参考答案：
B
14.PROM是指_____。
（4分）
（A）闪速存储器
（B）只读存储器
（C）可编程的只读存储器
（D）光擦可编程的只读存储器
参考答案：
C
16.常用的虚拟存储系统由_____两级存储器组成，其中_____是大容量的磁表面存储器。
（4分）
（A）快存－辅存，辅存
（B）主存－辅存，辅存
（C）快存－主存，辅存
（D）通用寄存器－主存，主存
参考答案：
B
填空题
说明:
25.用的SRAM和DRAM都是半导体随机读写存储器。
前者速度比后者__快____，集成度不如后者__高____。
（3分）
26.cache是一种___高速缓冲___存储器，是为了解决CPU和主存之间___速度___不匹配而采用的一项重要的硬件技术，现发展为指令cache体系，数据cache分设体系。
27.半导体SRAM靠___触发器___存储信息，半导体DRAM靠__电容____存储信息。
（3分）
1.寄存器间接寻址方式中，操作数处在_____。
（6分）
（A）通用寄存器
（B）主存单元
（C）程序计数器
（D）堆栈
3.二地址指令中，操作数的物理位置不会安排在_____。
（6分）
（A）两个主存单元
（B）一个主存单元和一个寄存器
（C）相联存储器（按内容的）
（D）两个寄存器
8.对于某个寄存器中操作数的寻址方式称为_____寻址。
（6分）
（A）直接
（B）间接
（C）寄存器直接
（D）寄存器间接
9.下面描述RISC指令系统中基本概念不正确的句子是_____。
（6分）
（A）选取使用频率高的一些简单指令，指令条数少
（B）指令长度固定
（C）指令格式种类多，寻址方式种类多
（D）只有取数/存数指令访问存储器
10.运算型指令的寻址与转移型指令的寻址不同点在于__A_。
（6分）
（A）前者取操作数，后者决定程序转移地址
（B）后者取操作数，前者决定程序转移地址
（C）前者是短指令，后者是长指令
（D）前者是长指令，后者是短指令
12.寄存器直接寻址方式中，寄存器中所存的是_____。
（6分）
（A）操作数
（B）存放操作数的主存单元的地址
（C）存放操作数的寄存器的编号
（D）存放操作数的主存单元地址的地址
14.指令系统是表征一台计算机性能的重要因素，它的格式_和功能不仅直接影响到机器硬件结构，而且也影响到系统软件。
15.堆栈是一种特殊的__数据__寻址方式，它采用_先进后出_原理，按结构不同，分为寄存器堆栈和存储器堆栈。
16.指令格式是指令用二进制表示的结构形式，通常格式中由__操作码____字段和地址码字段组成。
17.双字长指令是指指令字长是__机器字长____的两倍。
3.为了确定下一条微指令的地址，通常采用断定方式，其基本思想是_____。
（4分）
（A）用程序计数器PC来产生后继微指令地址
（B）通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
（C）用微程序计数器μPC来产生后继微指令地址
（D）通过指令中指定一个专门字段来控制产生后继微指令地址
9.计算机使用总线结构的主要优点是便于实现积木化，同时_____。
（4分）
（A）减少信息传输量
（B）提高信息传输速度
（C）减少了信息传输线的条数
（D）减少了存储器占用时间
12.周期挪用（窃取）方式常用于_____中。
（4分）
（A）直接内存存取方式的输入/输出
（B）直接程序传送方式的输入/输出
（C）CPU的某寄存器与存储器之间的直接传送
（D）程序中断方式的输入/输出
16.系统总线中控制线的功能是_______（4分）
（A）提供主存、I/O接口设备的控制信号和响应信号及时序信号
（B）提供数据信息
（C）提供主存、I/O接口设备的控制信号
（D）提供主存、I/O接口设备的响应信号
参考答案：
C
17.CPU对通道的请求形式是_______（4分）
（A）自陷
（B）中断
（C）通道命令
（D）I/O指令
参考答案：
D
19.微程序控制器中，机器指令与微指令的关系是_______（4分）
（A）每一条机器指令由一条微指令来执行
（B）一段机器指令组成的程序可由一条微指令执行
（C）一条微指令由若干条机器指令组成
（D）每一条机器指令由一段用微指令编成的微程序来解释执行
参考答案：
D
20.下面对计算机总线的描述中，确切完备的概念是_______（3分）
（A）地址信息、数据信息不能同时出现
（B）地址信息与控制信息不能同时出现
（C）数据信息与控制信息不能同时出现
（D）两种信息源的代码不能在总线中同时传送
参考答案：
D
说明:
22.CPU是计算机的中央处理器部件，具有___指令___控制、操作控制、时间控制、数据加工等基本功能。
（3分）
23.同一个CPU周期中，可以并行执行的微操作叫___相容性___微操作，不可以并行执行的微操作叫___相斥性___微操作。
（3分）
24.硬布线控制器的基本思想是：
某一微操作控制信号是______译码输出、时序信号和状态条件信号的逻辑函数。
（3分）
（1）.
参考答案:
指令操作码
27.DMA技术的出现使得____外围设备__可以通过DMA控制器直接访问____内存__，与此同时，CPU可以继续执行程序。
（3分）
18. 浮点运算器的描述中，正确的句子是_______（4分）
（A）阶码部件可实现加、减、乘、除四种运算
（B）阶码部件只进行阶码相加、相减和比较操作
（C）阶码部件只进行阶码相加、相减操作
（D）尾数部件只进行乘法和除法运算
说明:
10.微程序存放在_______（3分）
（A）内存
（B）控制存储器
（C）通用寄存器
（D）指令寄存器
19.某加法器进位链信号为C4、C3、C2、、C1，最低位来的进位信号为C0.请分别按下述两种方式写出C4、C3、C2、、C1的逻辑表达式，
（1）串行进位方式
（2）并行进位方式。
（10分）
参考答案：
（1）串行进位方式：
C1=G1+P1C0其中：
G1=A1B1，P1=A1⊕B1
C2=G2+P2C1G2=A2B2，P2=A2⊕B2
C3=G3+P3C2G3=A3B3,P3=A3⊕B3
C4=G4+P4C3G4=A4B4,P4=A4⊕B4
（2）并行进位方式：
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
其中G1—G4，P1—P4表达式与串行进位方式相同。
解题思路：
17.某计算机系统的内存储器由cache和主存构成，cache的存取周期为45纳秒，主存的存取周期为200纳秒。
已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。
问：
（1）cache的命中率是多少？
（2）CPU访问内存的平均时间是多少纳秒？
（3）Cache-主存系统的效率是多少？
（10分）
参考答案：
（1）cache的命中率H=
=
=0.92
（2）CPU访存的平均时间Ta=H·Tc+（1-H）Tm=0.92×45+（1-0.92）×200=57.4ns
（3）Cache-主存系统的效率e=
=
=0.78=78%
解题思路：
3.系统总线中地址线的功能是_____。
（3分）
（A）选择主存单元地址
（B）选择进行信息传输的设备
（C）选择外存地址
（D）指定主存和I/O设备接口电路的地址
参考答案：
D
13.CPU从主存取出一条指令并执行该指令的时间叫指令周期，它通常包含若干个机器周期，而后者又包含若干个时钟周期。
机器周期和时钟周期组成多级时序系统。
（4分）
14.变址寻址和基址寻址的区别是：
在基址寻址中，基址寄存器提供基地址，指令提供偏移量；而在变址寻址中，变址寄存器提供偏移量，指令提供基地址。
（4分）
20.CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。
（10分）
参考答案：
解：
命中率H=Ne/（NC+Nm）=3800/（3800+200）=0.95
主存慢于cache的倍率：
r=tm/tc=250ns/50ns=5
访问效率：
e=1/[r+（1–r）H]=1/[5+（1–5）×0.95]=83.3%
平均访问时间：
ta=tc/e=50ns/0.833=60ns
解题思路：
【例3-3-17】一个由4个一位全加器构成的加法器，其进位链小组信号为C4、C3、C2和C1，各全加器的操作数为Ai、Bi（1≤i≤4），低位的进位输入为C0，请分别按下述两种方式写出C1、C2、C3和C4的逻辑表达式。
（1）串行进位方式。
（2）并行进位方式。
解：
（1）采用串行进位方式时，C1～C4的逻辑表达式如下。
C1=A1B1+A1C0+C0B1
C2=A2B2+A2C1+C1B2
C3=A3B3+A3C2+C2B3
C4=A4B4+A4C3+C3B4
（2）采用并行进位方式时，C1～C4的逻辑表达式如下：
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
其中，G1=A1B1，P1=A1⊕B1，G2=A2B2，P2=A2⊕B2，G3=A3B3，P3=A3⊕B3，G4=A4B4，P4=A4⊕B4。
【例3-3-10】设一个n位串行加法器的第i位输入为Ai、Bi、Ci，输出为Si和Ci+1，其中Ci是低位的进位输入，Ci+1（i=n-1，n-2，…，1，0）是向高位的进位，C0是整个加法器的进位输入，而Cn是整个加法器的进位输出，则第i位和Si=①，加法器进位Ci=②，设Gi=AiBi，Pi=Ai+Bi，则Ci=③。
解：
本题答案为：
①Ai⊕Bi⊕Ci-1②AiBi+（Ai⊕Bi）Ci-1③Gi+PiCi-1。
【例3-3-14】判断以下叙述是否正确。
（1）运算器中设置了加法器后，就没有必要设置减法器。
正确
（2）进位产生函数为Pi=Ai+Bi。
错误
（3）运算器的硬件设计是通用的，与被处理数据的类型、表示方法、编码方案无关。
错误
解：
（1）正确。
采用补码表示后，减法可以转换成加法运算。
（2）错误。
进位产生函数为Gi=AiBi。
（3）错误。
运算器的硬件设计，直接与被处理数据的类型、表示方法、编码方案紧密相关，还取决于数据运算所选用的算法。
【例3-2-8】设两个浮点数为x=201×0.1101，y=211×（-0.1010）。
假设尾数在计算机中以补码表示（4位尾数，另有2位符号位），阶码（2位阶码）以原码表示（另有2位阶符位），求x+y的结果是。
解：
将x、y转换成浮点数据格式，[x]浮=0001,00.1101，[y]浮=0011,11.0110，相加运算的步骤如下。
对阶：
求得阶差为11-01=10，即2，因此将x的尾数右移两位，得[x]浮=0011,00.001101。
对尾数求和，得[x+y]浮=0011,11.100101。
规格化：
由于符号位和第一位数相等，不是规格化数，故向左规格化，得[x+y]浮=0010,11.001010。
舍入：
采用0舍1入法，得[x+y]浮=0010,11.0011。
判溢：
数据无溢出，因此结果为x+y=2010×（-0.1101）。
本题答案为：
2010×（-0.1101）。
【例3-2-1】在浮点数运算中溢出的条件是。
A.阶码最高位有进位
B.结果尾数溢出
C.阶码溢出
D.尾数规格化后阶码溢出
解：
在浮点数运算中，只有尾数规格化后阶码溢出，才表示运算结果溢出。
本题答案为D。
【例3-1-6】定点数运算产生溢说出的原因是。
A.参加运算的操作数超出机器数的表示范围
B.运算结果超出机器数的表示范围
C.运算过程中最高位产生进位或借位
D.寄存器位数限制，丢掉低位数值
解：
不是参加运算的操作数能否超出机器数的表示范围，而是运算结果超出机器数的表示范围。
本题答案为B。
【例3-1-4】已知[x/2]补=C6H，计算机的机器字长为8位二进制编码，则[x]补是。
A.8CHB.18HC.E3HD.F1H
解：
[x]补相当于[x/2]补乘以2，即将[x/2]补左移1位，由于C6H=11000110为负数，负数补码左移添0，符号位不变，所以[x]补=10001100=8CH。
本题答案为A。
【例3-1-17】下列说法中正确的是。
A.采用变补进行加减法运算可以避免溢出
B.只有定点数运算才有可能溢出，浮点数运算不会产生溢出
C.在定点数补码减法中两个正数相减不会产生溢出
D.只有将两个正数相加时才有可能产生溢出
解：
溢出是指运算结果超出模值（纯整数运算模值为2n+1，纯小数运算模值为2），显然两个正数相减的结果不会超出模值，两个正数相加、两个负数相加都有可能产生溢出。
本题答案为C。
【例3-3-3】加法器采用先行进位的目的是。
A.优化加法器的结构B.节省器材
C.加速传递进位信号D.增强加法器结构
解：
加法器采用先行进位的目的是加速传递进位信号。
本题答案为C。
【例3-3-4】多位二进制加法器中每一位的进位传递函数Pi=。
A.Ai+BiB.AiBiC.Ai+Bi+CiD.AiBiCi
解：
进位传递函数Pi=Ai⊕Bi或Pi=Ai+Bi。
本题答案为A。
【例3-3-9】以下关于串行加法器与并行加法器的描述中，错误的是。
A.相对并行进位，串行进位的处理速度较慢
B.串行加法器只有一个全加器，并行加法器有多个全加器
C.若采用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式
D.并行加法器的并行进位方式容易实现
解：
加法器主要有串行加法器和并行加法器两种。
在串行加法器中，只有一个全加器，数据逐位串行送入加法器中进行运算。
并行加法器可有多个全加器，可同时进行数据的多位相加，它克服了串行加法器只能逐位进行相加的缺点，很显然，它的处理速度要比串行加法器快。
并行加法器中的每个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。
在使用并行加法器的时候，虽然操作数的各位是同时提供的，但低位运算所产生的进位会影响高位的运算结果。
并行进位又叫先行进位、同时进位，其特点是各级进位信号同时形成。
分组并行进位方式把n位字长分为若干小组，在组内各位之间实行并行快速进位，在组间既可以采用串行进位方式，也可以采用并行快速进位方式，因此有两种情况：
第一种情况是单级先行进位方式，它又称为组内并行、组间串行进位方式，以16位加法器为例，可分为4组，每组4位，第一小组组内的进位逻辑函数C1～C4信号是同时产生的；第二种情况是多级先行进位方式，又称为组内并行、组间并行进位方式。
从以上分析可以看出，并行加法器的并行进位方式并非容易实现，其他选项是正确的。
本题答案为D。
【例3-1-38】已知x和y，用双符号位补码的运算方法计算x-y的值及运算结果的特征（包括几个标志位的值）。
（1）x=27/32，y=31/32
（2）x=13/16，y=-11/16
解：
（1）x=27/32=27×2-5=0.11011，y=31/32=31×2-5=0.11111，则[x]补=0.11011，[y]补=0.11111，[-y]补=1.00001，采用双符号位补码减法的运算过程如下。
[x-y]补=1.11100，则x-y=-0.00100。
（2）x=13/16=13×2-4=0.1101，y=-11/16=-11×2-4=-0.1011，则[x]补=0.1101，[y]补=1.0101，[-y]补=0.1011，采用双符号位补码减法的运算过程如下。
双符号位为01，表示正溢出。
【例3-1-39】已知x和y为定点小数，用进位判断法进行计算。
（1）10/16+9/16
（2）-10/16-9/16
解：
（1）x=10/16=1010×2-4=0.1010，y=9/16=1001×2-4=0.1001，则[x]补=0.1010，[y]补=0.1001，采用进位判断法补码加法的运算过程如下。
从中可以看到Cs=0，而C1=1，V=Cs⊕C1=1，发生溢出。
实际上，10/16+9/16=19/16>1，对于定点小数而言，出现溢出现象。
（2）x=-10/16=-1010×2-4=-0.1010，y=9/16=1001×2-4=0.1001，则[x]补=1.0110，[y]补=0.1001，[y]变补=1.1001，采用进位判断法补码减法的运算过程如下。
从中可以看到Cs=1，而C1=0，V=Cs⊕C1=1，发生溢出。
实际上，-10/16-9/16=-19/16<-1，对于定点小数而言，出现溢出现象。
【例3-1-34】判断以下叙述是否正确。
（1）对于整数，左移1位相当于将原数乘以2，右移1位相当于除以2。
（错误）
（2）对于二进制数，若小数点左移1位，则数值缩小1倍，若小数点右移2位，则数值扩大2倍。
（正确）
（3）当定点数运算发生溢出时应进行舍入处理。
（错误）
（4）任何两个数相加都有可能出现溢出。
（错误）
（5）两补码数相加，采用1位符号位，当运算结果的符号位为1时表示结果溢出。
（错误）
（6）原码加减交替除法又称为不恢复余数法，因此在整个除法运算中不存在恢复余数的操作。
（错误）
解：
（1）错误。
对于无符号数的原码，左移1位相当于乘以2，右移1位相当于除以2。
如果符号位分开单独处理，这一规则也适合于有符号数的原码。
（2）正确。
这里是指小数点的左移或右移，而不是数的左移或右移。
（3）错误。
定点数运算一旦发生溢出只有产生中断向CPU报错。
（4）错误。
两个正数相加或两个负数相加才可能出现溢出，一个正数与一个负数相加不会出现溢出。
（5）错误。
两补码数相加，采用1位符号位，当运算过程中符号位进位和最高数位进行异或，其结果为1时表示结果溢出。
（6）错误。
在整个除法运算中，仅当最后一步余数为负时做一次恢复余数的操作。
【例3-2-2】在浮点数运算中，下溢出指的是。
A.运算结果的绝对值小于机器所能表示的最小绝对值
B.运算的结果小于机器所能表示的最小负数
C.运算的结果小于机器所能表示的最小正数
D.运算结果的最低有效位产生的错误
解：
在浮点数运算中，下溢出指的是运算的结果小于机器所能表示的最小负数，主要表现是规格化后阶码小于其能表示的最小负数。
本题答案为B。
【例3-2-6】若浮点数采用补码表示，判断加/减运算的结果是否为规格化数的方法是。
A.阶符和数符相同B.阶符和数符相异
C.数符和尾数最高位相同D.数符和尾数最高位相异
解：
一个浮点数用二进制补码表示，若符号位与尾数最高位相异，则该数是规格化表示。
本题答案为D。
【例3-1-14】两补码相加，采用1位符号位，则当时，表示结果溢出。
A.最高位有进位
B.最高位进位和次高位进位的异或结果为0
C.最高位为1
D.最高位进位和次高位进位的异或结果为1
解：
这是采用进位判断法来判断是否溢出，其规则是若最高位有进位，且和次高位进位异或结果为1，表示结果溢出，若异或结果为0，表示结果无溢出。
本题答案为D。
【例4-1-9】若存储周期为250ns，每次读出16位，则该存储器的数据传送率为。
A.4×106字节/秒B.4×220字节/秒C.8×106字节/秒D.8×220字节/秒
解：
存储器的数据传送率也称为存储带宽，通常以位/秒或
升级会员 