整理第5章微机的存储器.docx
《整理第5章微机的存储器.docx》由会员分享，可在线阅读，更多相关《整理第5章微机的存储器.docx（66页珍藏版）》请在冰点文库上搜索。
整理第5章微机的存储器
第5章微机的存储器
存锗是微机的重要蛆成部分之一，它的种类（9多，各种存储界存储信息的媒体，存储原属和方法也各不相同．本章主要以在霞机中广泛应用的半导体存储嚣为对象，在研究存储#丑其基本电路、差事知识的摹础上，着重研究存糖芯片及其与（：
Pu之间的连接与扩充衄．此外，搞要介绍碰表面存储器．光盘存储群以及一·些新型的存储器．
5．1存储器的分类与组成
存铺器按它和CPU的连接方式不同，可分为内存储#和外存储器．通过CPU的外部总绒直接与CPU相连的存销器称为内存储界（简称内存或主存）．CPU要遇过I／0接口电路才舶访问的存储#称为外存储器（简称外存或二组存储#）．按存储辨信息的器件和媒体来分，有半导体存储器。
醋表面存储0D、磁泡存锌#和瘫芯存储群以及光盘存储婷．
田5．1为CPU与存储群的连接坫构示意图．图中，内存由半导体存储嚣芯片组成，外存用有磺带、硬磁盘和软磁盘辞．田5，1CPU与存储鲁的座按坫构示露田随着大规模集成电路技术的发晨，目前微机的内存储韩几乎都由半9体#件构成．
一、半导体存储器的分类
半导体存储猫的分类如图5．2所示．按使用的功能可分为两大类，随机存取存储群RAM（RendomAccessMemory）和只读存储嚣ROM（ReadOnlyMemory）．RAM在程序执行过程中，每个存储单元的内容辗据程序的要求既可随时读出．又可随时写入，故可称读／写存衅嚣．它主要用来存艘用户程序、原始敷捐，中间结果．也用来与外存交换信息和用作堆栈等。
RAM所存储的信息在断开电源时会立即消失，是一种易失性存储器。
ROM在程序执行过程中，对每个存储单元的原存信息，只能读出，不能写入。
ROM在断开电源时，所存储的信息不会丢失。
因此，ROM常用来存储固定的程序，例如微机的监控程序、汇编程序、系统软件以及各种常数、表格等。
RAM按工艺又可分为双极型RAM和MOSRAM两类，而MOSRAM又可分为静态（Static）和动态（Dynamic）RAM两种。
双极型RAM的特点是存取速度快，但集成度低，功耗大，主要用于速度要求高的位片式微机中；静态MOSRAM的集成度高于双板型RAM，而功耗低于双极型RAM；动态RAM比静态RAM具有更高的集成度，但是它靠电路中的栅极电容来储存信息，由于电容器上的电荷会泄漏，因此，它需要定时进行刷新。
只读存储器ROM按工艺也可分为双极型和MOS型，但一般根据信息写入的方式不而分为掩模式ROM，可编程PROM和可擦除、可再编程EPROM等几种。
二、半导体存储器的组成
半导体存储器的组成框图如图5．3所示。
它一般由存储体、地址选择电路、输入输出电路和控制电路组成。
（一）存储体
存储体是存储l或。
信息的电路实体，它由许多个存储单元组成，每个存储单元赋于一个编号，称为地址单元号。
而每个存储单元由若干相同的位组成，每个位需要一个存储件，对存储容量为1K（1024个单元）X8位的存储体，其总的存储位数为：
1024~8位＝8192位
存储器的地址用一组二进制数表示，其地址线的位数”与存储单元的数量N之间的关系为：
2”二N地址线数与存储单元数的关系列于表5．1中。
（二）地址选择电路
地址选择电路包括地址码寄存器，地址译码器等。
地址译码器用来对地址码译码。
设其输入端的地址线根数为n，输出线数为N，则它分别对应2”个不同的地址码，作为对地址单元的选择线。
这些输出的选择线又叫字线。
地址译码方式有两种：
1．单译码方式（或称字结构）
它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。
如图5．3所示。
这一方式需要的选择线数较多，只适用于容量较小的存储器。
2。
双译码方式（或称重台译码）
双译码方式如图5．4所示。
它将地址码分为X与Y两部分，用两个译码电路分别译码。
K向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。
Y向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。
只有X向和Y向的选择线同时选中的那一位存储单元，才能进行读或写操作。
由图可见，具有t024个基本单元电路的存储体排列成32x32的矩阵，它的X向和Y向译码器各有32根译码输出线，共64根。
若采用单译码方式，则有1024根译码输出线。
因此，双译码方式所需要的选择线数目较少，也简化丁存储器的结构，故它适用于大容量的存储器。
（三）读／写电路与控制电路
读／写电路包括读／写放大器、数据寄存器（三态双向缓冲器）等。
它是数据信息输入和输出的通道。
外界对存储器的控制信号有读信号（丽）、写信号（W豆）和片选信号（舀）等，通过控旧电路以控制存储器的读或写操作以及片选。
只有片选信号处于有效状态，存储器才能外界交换信息。
5，2随机存取存储器（RAM）
一、静态随机存取存储器
（一）静态RAM基本存储电路
静态RAM的基本存储电路，是由6个MOS管组成的RS触发器，如图5．5所示。
图中，T，、T：
为负载管，T：
、丁2交叉耦合组成了一个RS触发器，具有两个稳定状态。
A点（相当于Q端）与B点（相当于Q端）可以分别寄存信息1和o。
丁5、T。
为行向选门，受行选线上的电平控制。
T，、丁8为列向选通门，受列选线上的电平控制。
由此，组减了双译码方式。
当行选线与列选线上的信号都为高电平时，则分别将T：
、T。
与T，、丁8通，使A、B两点的信息经D与巧两点分别送至输入输出电路的I／O线及而线上，从而存储器某单元位线上的信息同存储器外部的数据线相通。
这时，就可以对该单元位线上的信息进行读／写操作。
写入时，被写入的信息从I／O和I／O线输入。
如写1时，使I／O线为高电子，I／O线为低电平，经T，、T，与丁8、T。
分别加至A端和B端，使T：
截止而T：
导通，于是A端为高电平，触发器为存1的稳态；反之亦然。
图5．56管静态存储电路读出时，只要电路被选中，Ts、T‘与T，、丁6导通，A端与B端的电位就送到I／O及而线上。
若原存的信息为1，则I／O线上为1，而线上为o；反之亦然。
读出信息时，触发器状态不受影响，故为非破坏性读出。
（二）静态RAM的组成
静态RAM的结构组成原理图如图5．6所示。
存储体是一个由64X64；4096个6管静态存储电路组成的存储矩阵。
在存储矩阵中，X地址译码器输出端提供X。
～xe：
计64根行选择线，而每一行选择线接在同一行中的64个存储电路的行选端，故行选择线能同时为该行64个行选端提供行选择信号。
Y地址译码器输出端提供Y。
～Y。
计64根列选择线，而同一列中的64个存储电路共用同一位线，故由列选择线可以同时控制它们与输入／蛀出电路（I／O电路）连通。
很显然，只有行、列均被选中的某个单元存储电路，在其X向选通门与Y向选通门同时被打开时，才能进行读出信息和写入信息的操作。
图中所示的存储体是容量为4K~1位的存储器，因此，它仅有一个I／O电路。
如果要组成字长为4位或8位的存储韶，则每次存取时，同时应有4个或8个单元存储电路与外界交换信息。
这种存储器中，将列按4位或8位分组，每根列选择线控制一组的列向门9同时打开，相应地，I／O电路也应有4个或8个。
每一组的同一位，共用一个I／O电路。
通常，一个RAM芯片的存储容量是有限的，需要用若干片才能构成一个实用的存储器。
这样，地址不同的存储单元，可能处于不同的芯片中，因此，在选中地址时，应先选择其所属的芯片。
对于每块芯片，都有一个片选控制端（亡5），只有当片选端加上有效信号时，才能对该芯片进行读或写操作。
一般，片选信号由地址码的高位译码产生。
（三）静态RAM的读／写过程
静态RAM的读／写过程参见图5．6。
1．读出过程
（1）地址码Ao～A：
：
加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在I／O电路的输入端。
I／O电路对读出的信号进行放大、整形，送至输出缓冲寄存器。
缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上，
（2）在送上地址码的同时，还要送上读／写控制信号（R／W或RD、WR）和片选信号（己5）。
读出时，使R／W＝l，CS＝o，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。
于是，存储单元中的信息被读出。
2．写入过程
（1）地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。
（2）将要写入的数据放在DB上。
（3）加上片选信号Z5：
o及写入信号R／W；o。
这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。
（四）静态RAM芯片举例
常用的静态RAM芯片有2114、2142、6116、6264等。
下面仅举几例。
Intel2114是一个容量为1K~4位的静态RAM芯片，其内部结构如图5．7所示，芯片的引脚图和逻辑符号见图5．8（a）和（L）。
图中，A。
～A。
为10根地址线，可寻址2’’’1024（1K）个存储单元。
I／O、～I／O：
为4根双向数据线。
W百为写允许控制信号线，W百‘o时为写入；W百：
1时为读出。
乏5为片选信号，己5＝o时，该芯片被选中。
由于2114的容量为1024X4位，故有4096个基本存储电路，排成64X64的矩阵。
用A3～A，6根地址线作为行译码，产生64根行选择线。
用A。
一A2与A94根地址线作为列译码，产生16根列选择线，而每根列选择线控制一组4位同时进行读或写操作。
存5．8Intel2114芯片引脚及逻辑符号储器内部有4路I／O电路以及4路输入／输出三态门电路，并由4根双向数据线I／O广I／O，引出与外部数据总线相连。
当更5＝o与W豆＝o时，经门l输出线的高电平将辖人数据控制线上的4个三态门打开，使数据写入，当Us＝o与W豆：
1时，经门2输出的高电平将输出数据控制线上的4个三态门打开，使数据读出。
Intel2142也是一个容量为1KX4位的静态RAM芯片，它的引脚及其同8086系境连接的情况已在第3章图3．6与图3。
7中见过。
它有A9～A。
10根地址线和I／O：
～I／Q4根数据线，每片可提供1KX4位存储容量。
它有2个片选端乙Z与CS2，其中，一个片造端CS2接来自系统中的地址译码器输出的CS片选信号；另一个片选端CSl可用于选接8086CPU的百1花（选高位库）或Ao（选低位库）信号。
此外，2142片上还有一个禁止辅出端OD，当它接高电平时，将禁止2142输出数据，而接低电平时，则允许2142输出数据，一个低电子有效的写信号端WE。
Intel6116是CMOS静态RAM芯片，屑双列直插式、：
+引脚封装。
它的存储容量为12KX8位，其引脚及内部结构框图如图5．9所示。
图5．96116芯片的引脚及内部结构框图6166芯片内部的存储体是一个由128X128＝16384个静态存储电路组成的存储矩阵。
A。
一A：
。
1l根地址线供对其进行行、列地址译码，以便对2”＝2048个存储单元进行选址。
每当选中一个存储单元，将从该存储单元中同时读／写8位二进制信息，故6116有8根数据输入／输出线I／O。
一I／O，。
6116存储矩阵内部的基本存储电路上的信息，正是通过I／O控制电路和数据输入／输出缓冲器与CPU的数据总线连通的。
数据的读出或写入将由片选信号己巨、写允许信号W豆以及数据输出允许信号OE一起控制。
当己亘有效而WE为低电平时，U1导通，使数据输入缓冲器打开，信息将由I／Oo～I／O，写入被选中的存储单元；当CE与OE同时有效而WE为高电平时，2门导通，使数据输出缓冲器打开，CPU将从被选中的存储单元由I／O。
～I／O，读出信息送往数据总线。
无论是写人或读出，一次都是读／写8位二进制信息。
二、动态随机存储器
动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。
由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。
（一）动态基本存储电路
下面重点介绍常用的三管和单管这两种基本存储电路。
1．三管动态基本存储电路
三管动态基本存储电路如图5．10所示，它由丁1、丁：
、丁33个管子和两条字选择线（读、写选择线），两条数据线（读、写数据线）组成。
丁l是写数控制管，丁2是存储管，用它的栅极电容co存储信息，丁3是读数控制管；T4管是一列基本存储电路上共同的预充电管，以控制对输出电容CD的预充电。
写入操作时，写选择线上为高电子，丁，导通。
待写入的信息由写数据线通过丁：
加到了z管的栅极上，对栅极电容C：
充电。
若写入1，则Ce上充有电荷；若写入o，则C：
上无电荷。
写操作结束后，丁l截止，信息被保存在电容c，上。
读出操作时，先在丁4管栅极加上预充电脉冲，使丁4管导通，读数据线因有寄生电容CD而预充到1（yDD）。
然后使读选择线为高电平，丁。
管导通。
若丁：
管栅极电容Cc上已有有“尸信息，则丁；管导通。
这时，读数据线上的预充电荷将通过丁：
、丁2而泄放，于是，读数据线上为o。
若丁2管栅极电容上所存为“o”信息，则丁2管不导通，于是读数据线上为1。
因此，经过读操作，在读数据线上可以读出与原存储相反的信息。
若再经过读出放大器反相后，就可以得到原存储信息了。
对于三管动态基本存储电路，即使电源不掉电，C：
的电荷也会在几毫秒之内逐渐泄漏掉，而丢失原存1信息。
为此，必须每隔lms一3ms定时对c，充电，以保持原存信息不变，此即动态存储gs的刷新（或叫再生）。
刷新要有刷新电路，如图5．10所示，若周期性地读出信息，但不往外输出（这由读信号丽为高电平来保证），经三态门（由刷新信号豆1丐百为低电平时使其导通）反相，再写入就可实现刷新。
图5．103管动态基本存储电路田5．u单管动态基本存储电路
2．单管动态基本存储电路
单管动态基本存储电路如图5．11所示，它由丁l管和寄生电容巳组成。
写入时，使宇选线上为高电子，丁1管导通，待写入的信息由位线D（数据线）存人Cs。
读出时，同样使宇选线上为高电乎，丁：
管导通，则存储在cs上的信息通过丁l管送到D线上，再通过放大，即可得到存储信息。
为了节省面积，电容C5不可能做得很大，一般使Cs这样，读出“1”和“o”时电子差别不大，故需要鉴别能力高的读出放大器。
此外，Cs上的信息被读出后，其记存的电压由0．ZV下降为o．1V。
这是一个破坏性读出，要保持原存信息，读出后必须重写。
因此，使用单管电路，其外围电路比较复杂。
但由于使用管子最少，4K以上容量较大的RAM，大多采用单管电路。
图孓12Intel2116引脚及逻辑符号田
（二）动态RAM芯片举例
Iredglt6单管动态RAM芯片的引脚和逻辑符号如图5．12所示。
引脚名称见表5．2。
tntel2116芯片的存储容量为16KXl位，需用“条地址输入线，但2116只有16条引脚。
由于受封装引线的限制，只用了A。
一Ae7条地址输入线，数据线只有1条（1位），而且数据输入（Dis）和输出（DouT）端是分开的，它们有各自的锁存器。
写允许信号W更为低电平时表示允许写人，为高电平时可以读出，如表5．2指出，它需要3种电源．Intel2116的内部结构如图5。
13所示。
为了解决用?
条地址辅入线传送“位地址码的矛盾，2116采用地址线分时复用技术，用人。
一九67根地址线分两次将14位地址按行、列两部分分别引入芯片，即先把7位行地址Ao～厶。
在行地址选通信号夏）i5有效时通过2116的Ao～久6地址输入线迭至行地址锁存器，而后把7位列地址A，～A13在列地址选通信号乙）i5有效时通过2116图5．13Intel2116内部结构框图Ao～A‘地址输人线送至列地址锁存器，从而实现了14位地址码的传送。
位行地址码经行译码器译码后，某一行的128个基本存储电路都被选中，而列译码器只选通128个基本存储电路中的一个（即1位），经列放大器放大后，在定时控制发生器及写信号锁存器的控制下送至I／O电路。
116没有片选信号己5，它的行地址选通信号豆）（5兼作片选信号，且在整个读、写周期中均处于有效状态，这是与其他芯片不同之处。
此外，地址输入线A。
～A：
还用作刷新地址的输入端，刷新地址由CPU内部的刷新寄存器R提供。
综上所述，动态基本存储电路所需管子的数目比静态的要少，提高了集成度，降低了成本，存取速度快。
但由于要刷新，需要增加刷新电路，外围控制电路比较复杂。
静态RAM尽管集成度低些，但静态基本存储电路工作较稳定，也不需要刷新，所以外围控制电路比较简单。
究竟选用哪种RAM，要综合比较各方面的因素决定。
5．3只存储器（ROM）
一、只读存储器存储信息的原理和组成ROM的存储元件如图5．14所示，它可以看作是一个单向导通的开关电路。
当字线上加有选中信号时，如果电子开关S是断开的，位线D上将输出信息ls如果S是接通的，则位线D经T：
接地，将输出信息0。
ROM的组成结构与RAM相似，一般也是由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。
图5．15是有16个存储单元、字长为1位的ROM示意图。
16个存储单元，地址码应为4位，因采用复合译码方式，其行m5，1‘ROM存储X件地址译码和列地址译码各占两位地址码。
对某一固定地址单元而言，仅有一根行选线和一根列选线有效，其相交单元即为选中单元，再根据被选中单元的开关状态，数据线上将读出。
或1信息。
例如，若地址AI一厶4为0110，则行选线X2及列选线Y1有效（输出低电平），图中，有。
号的单元被选中，其开关S是接通的，故读出的信息为o。
当片选信号有效时，打开三态门，被选中单元所存信息即可送至外面的数据总线上。
图中所示仅是16个存储单元的1位，8个这样的阵列，才能组成一个16X8位的ROM存储器。
图5．1516~1位ROM结构图
二、只读存储器的分类
只读存储铝按写入信息的方式不同可分为几种，现分别简要介绍如下：
（一）不可编程掩模式MOS只读存储器不可编程掩模式MOSROM又称为固定存储器，其内部存储矩阵的结构如图5．15所示。
它是由器件制造厂家根据用户事先编好的机器码程序，把o、1信息存储在掩模图形中而制成的ROM芯片。
这种芯片制成以后，它的存储矩阵中每个MOS管所存储的信息。
或1被固定下来，不能再改变，而只能读出。
如果要修改其内容，只有重新制作。
因此，它只适用于大批量生产，不适用于科学研究。
（二）可编程只读存储器
为了克服上述掩模式MOSROM芯片不能修改内容的缺点，设计了一种可编程序的只读存储器PROM（ProgrammableROM），用户在使用前可以根据自己的需要编制ROM中的程序。
丝式PROM的存储电路相当于图5．“的元件原理图，其中的电子开关S改为一段熔丝，熔丝可用镍铬丝或多晶硅制成。
假定在制造时，每一单元都由熔丝接通，则存储的都是。
信息。
如果用户在使用前根据程序的需要，利用编程写入器对选中的基本存储电路通以20mA一50mA的电流，将熔丝烧断，则该单元将存储信息1。
这样，便完成了程序修改。
由于熔丝烧断后，无法再接通，所以，PROM只能一次编程。
编程后，不能再修改。
（三）可擦除、可再编程的只读存储器
PROM芯片虽然可供用户进行一次修改程序，但仍很局限。
为了便于研究工作，试验各种ROM程序方案，就研制了一种可擦除、可再编程的ROM，即EPROM（ErasablePROM）。
在EPROM芯片出厂时，它是未编程的。
若EPROM中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。
一种是利用专用的紫外线灯对准芯片上的石英窗口照射15—20分钟，即可擦除原写入的信息，以恢复出厂时的状态，经过照射后的EPROM，就可再写入信息。
写好信息的EPROM为防止光线照射，常用遮光胶纸贴于窗口上。
这种方法只能把存储的信息全部擦除后再重新写入，它不能只擦除个别单元或某几位的信息，而且擦除的时间也很长。
近几年来，采用金属一氮一氧化物一硅（MNOS）工艺生产的MNOS型PROM，它是一种利用电来改写的可编程只读存储器，即EEPROM（或称E2PROM），这种只读存储器能解决上述问题。
当需要改写某存储单元的信息时，只要让电流通人该存储单元，就可以将其中的信息擦除并重新写入信息，而其余未通人电流的存储单元的信息仍然保留。
用这种方法改写数万次，只需要o．“～o．6s，信息存储时间可达十余年之久，这给需要经常修改程序和参数的应用领域带来极大的方便。
但是，EEPROM有存取时间较慢，完成改写程序需要较复杂的设备等缺点，现在正在迅速发展高密度、高存取速度的EEPROM技术。
三、EPROM芯片实例——Intel27“
（一）Intel2716的引脚与内部结构
2716EPROM芯片的容量为2K~8位，采用NMOS工艺和双列直插式封装，其引脚、逻辑符号及内部结构见图5．16（a）、（b）及（c）。
716有24条引脚。
A,o～A。
：
11条地址输入线，可寻址2716芯片内部的2K存储单元。
其中7条用于行译码，以选择128行中的一行：
4条用于列译码，用以选择16组中的一组。
被选中的一组，8位同时读出。
O，～Oo：
8位数据输入、输出线，都通过缓冲器输入、输出。
对2716进行编程写入时垂输人线，用来输入耍写人的信息：
当2716处于正常读出时，O，～Oo是输出线，用来输出2716中存储的信息。
Z5：
片选信号。
当乙5；o时，允许对2716读出。
PD／PGM：
输入信号线，它是待机／编程的控制信号。
Vo”编程电源。
在编程写入时，Vm＝+25V，正常读出时，VN’+5V．Vc，：
工作电源，为+5V。
（二）2n6的工作方式
2716的工作方式如表5．3所示。
（1）读出方式：
在己5：
o时，此方式可以将选中存储单元的内容读出。
（2）未选中：
当CS；1时，不论PD／PGM的状态如何，2716均未选中，数据总线呈阻抗，即该芯片的输出被禁止送上数据总线。
（3）待机方式；当PD／PGM＝1时，2716处于待机方式。
这种方式和未选中方式类似，但其功耗由525mW下降到132mW，所以又称为功率下降方式。
这时数据总线呈高阻抗。
（4）编程输入方式：
若要向2716写入程序，应使y，，＝+25V，己5＝1，把要写人数据
的单元地址送上地址总线，数据送上数据总线，然后在PD／PGM端加上52ms宽的正脉冲，就可以将数据线上的信息写入指定的地址。
如对2K地址全部编程，需要100s以上的时间。
<5）校验编程内容方式：
此方式与读出方式基本相同，只是Vo：
+25V。
在完成编程后，可将2716中的信息读出，与写入的内容进行比较，以确定编程内容是否已经正确地
（6）禁止编程方式：
此方式禁止把数据总线上的信息写入2716。
与2716属于同一类的常用EPROM芯片还有2732、2764与27128等，它们的内部结构与外部引脚分配基本相同，主要是存储容量逐次成倍递增为4KX8位、8KX8位与16K><8位。
5．4存储器的连接本节要解决两个问题：
一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储ee，另一个是存储器与CPU的连接方法与应注意的问题。
一、存储器芯片的扩充
（一）位数的扩充
用1位或4位的存储器芯片构成8位的存储器，可采用位并联的方法。
例如，可以用8片2KXl位的芯片组成容量为2KX8位的存储器，如图5．17所示。
这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。
图5．18则是用2片1KX4位的芯片，组成1K><8位的存储器的情况。
这时，一片芯片的数据线接数据总线的低4位，另一片芯片的数据线则接数据总线的高4位。
而两片芯片的地址线及控制线则分别并联在一起。
图5．17用2K~l位芯片组成2KX8位存储器
（二）地址的扩充
当扩充存储容量时，采用地址串联的方法。
这时，要用到地址译码电路，以其输入的地址码来区
升级会员 