嵌入式开发与应用实验报告1.docx
《嵌入式开发与应用实验报告1.docx》由会员分享,可在线阅读,更多相关《嵌入式开发与应用实验报告1.docx(7页珍藏版)》请在冰点文库上搜索。
![嵌入式开发与应用实验报告1.docx](https://file1.bingdoc.com/fileroot1/2023-4/29/53ef6e20-83e3-4475-b357-1acdc64a561b/53ef6e20-83e3-4475-b357-1acdc64a561b1.gif)
电子信息学院
实验报告书
课程名 :
《嵌入式开发与应用》
题 目:
实验一HBE-EMPOSIII-SV210实验箱的构
成
实验类别 【验证】
班 级:
学 号:
成绩:
指导教师:
范光宇
批阅时间:
2015年 月 日
姓 名:
评语:
学习态度:
【很好】
【一般】
【较差】
程序编写:
【完整】
【部分完整】
【不完整】
得出结论:
【正确】
【部分正确】
【不正确】
报告书写:
【规范】
【一般】
【不规范】
《嵌入式开发与应用》实验报告 -1-
1、实验目的
(1)了解三星S5PV210处理器的结构及特点;掌握HBE-EMPOSIII-SV210的系统构造及特征。
2、实验内容
(1)熟悉开发环境和实验箱的构成。
(2)熟悉相关资料。
3、实验设备
PC机和HBE-EMPOSIII-SV210实验箱各一台。
4、实验步骤
(1)对照阅读材料,在实验箱上找到CPU模块、FPGA模块、单片机模块;
(2)记录个模块主要的连接部件,主要的芯片型号;
5、实验结果
写出实验中记录的各模块主要的连接部件及主要的芯片型号,并简单描述各芯片的功能。
Cpu模块的链接部件:
7’TFTLCD、TouchScreen、USB2.0HUB、USB(Mini-Type)、9PD-SUB(2Port)、SD/MMC’
2、IISAudioCodec、WirelessLAN、CMOSCamera(3.1MPixel)、HDMI、SPDIF、Composite
Video、JogSW&Keypad、JTAG、ExtCon(GPIO)。
型号:
SAMSUNGS5PV210AHARMCortexTM-A8
EM-S5PV210是一款功能极其强大的高端ARM Cortex-A8开发平台,其功能全面、接口丰富,完美展现了Samsuung S5PV210芯片的强大,主要面向企业用户进行产品开发过程中,对S5PV210芯片的性能评估、设计参考使用。
其丰富的外设接口及强大的性能,也成为高校、科研机构等单位的最佳科研设备。
EM-S5PV210开发板具有更高的主频和更丰富外设,能适用于对性能和处理能力有更高要求的嵌入式系统应用场合。
FPGA模块的链接部件:
SRAM、CMOSCamera(3.1MPixel)、GPS(Option)、DMB(Option)、ExtCon(GPIO)、NOR(Flash)、
CPLD、Ethernet Controller、Option Module Connector、OLED 、CLCD、7-Segnent、Dot
Matrix、4’4Keypad、DIPSW、LED’8EA、Buzer、GPDSW。
型号:
ALTERAcycloneIIEPEC20F484C8NKCBD9Y0937A
《嵌入式开发与应用》实验报告 -2-
CycloneIIFPGA据称比上一代成本低30%,逻辑容量多三倍。
CycloneII器件采用了TSMC验证的90nm低K介电质工艺制造的成本优化架构,容量从4,608至68,416个逻辑单元(LE),是第一代
Cyclone器件的三倍;同时,CycloneII器件具有达150个嵌入18×18乘法器,适合于实现低成本数字信号处理(DSP)应用,这些乘法器能运行至250MHz,消除了由复杂算法计算所导致的性能瓶颈,能用CycloneII器件作为FPGA协处理器;此外CycloneII器件支持最近推出的NiosII系列嵌入式处理器,在CycloneII器件中实现NiosII嵌入式处理器,能够在仅为0.35美元的逻辑上实现超过100DMIPS的性能。
MCU模块的连接部件:
USB2.0Controller、QuadUART、9pD-SUB、Bluetooth、Zigbee(Option)。
型号:
EMPOSIII-SC1XXBASEver2.1
6、实验思考题
1、将下面材料翻译成中文,要求表达正确,专业术语表达恰当。
(1)S5PV210的特征如下。
ARMCortexTM-A8basedCPUSubsystemwithNEON
§32/32KBI/DCache,512KBL2Cache
§Operatingfrequencyupto800Mhzat1.1V,1GHzat1.2V
© 64-bitMulti-layerbusarchitecture
§MSYSdomainforARMCortexTM-A8,3Dengine,MultiFormatCodecandInterruptController
© Operatingfrequencyupto200Mhzat1.1V
§DSYSdomainmainlyforDisplayIPs(suchasLCDcontroller,Camerainterface,andTVout),andMDMA
© Operatingfrequencyupto166Mhzat1.1V
§PSYSdomainmainlyforothersystemcomponentsuchassystemperipherals,externalmemoryinterface,periDMAs,connectivityIPs,andAudiointerfaces.
© Operatingfrequencyupto133Mhzat1.1V
§Audiodomainforlowpoweraudioplay
© Advancedpowermanagementformobileapplications
© 64KBROMforsecurebootingand128KBRAMforsecurityfunction
© 8-bitITU601/656CameraInterfacesupportshorizontalsizeupto4224pixelsforscaledand8192pixelsforun-scaledresolution
© MultiFormatCodecprovidesencodinganddecodingofMPEG-4/H.263/H.264upto1080p@30fpsandcodingofMPEG-2/VC1/Divxvideoupto1080p@30fps.
© JPEGcodecsupportupto80Mpixels/s
© 3DGraphicsAccelerationwithprogrammableshaderupto20Mtriangles/sand1000Mpixels/s
© 2DGraphicsAccelerationupto160MPixels/s
© 1/2/4/8bppPalletizedor8/16/24bppNon-PalletizedColor-TFTrecommendeduptoXGAresolution.
《嵌入式开发与应用》实验报告 -3-
© TV-outandHDMIinterfacesupportforNTSCandPALmodewithimageenhancer
© MIPI-DSIandMIPI-CSIinterface
© OneAC-97audiocodecinterfaceand3-channelPCMserialaudiointerface
© 3-channel24-bitI2Sinterface
© 1-channelTXonlyS/PDIFinterfacesupportfordigitalaudio
© 3-channelI2Cinterface
© 2-channelSPIinterface
© 4-channelUARTincluding3MbpsportforBluetooth2.0
© On-chipUSB2.0OTGsupportinghighspeed(480Mbps,on-chiptransceiver)
© On-chipUSB2.0Host
© AsynchronousModemInterface
© 4SD/SDIO/HS-MMCinterface.
© ATA/ATAPI-6standardinterface
© 24-channelDMAcontroller(8channelsforMemory-to-memoryDMA,16channelsforPeripheralDMA)
© 14x8keymatrixinterface
© 10-channel12-bitmultiplexedADC
© ConfigurableGPIOs
© Realtimeclock,PLL,timerwithPWMandwatchdogtimer.
© Systemtimersupportforaccurateticktimeinpowerdownmode(exceptsleepmode)
© MemorySubsystem
§AsynchronousSRAM/ROM/NORInterfacewithx8orx16databus.
§NANDInterfacewithx8databus
§Muxed/DemuxedOneNANDInterfacewithx16databus.
§LPDDR1Interfacewithx16orx32databus(266~400Mbps/pinDDR)
§DDR2interfacewithx16orx32databus(400Mbps/pinDDR)
§LPDDR2interface(400Mbps/pinDDR)
(2)系统特征
qHBE-EMPOSIII-SV210CPUModule
§三星S5PV210(ARMCortexTM-A8Core)
§512MByteDDR2SDRAM:
128MByte*4ea
§256MByteNANDFlashMemory:
256MByte*1ea
qHBE-EMPOSIII-SV210BaseBoard(CPUConnected)
§10/100Base-TEthernetController
§7”TFTLCDwithTouchScreen
§3.1MPixelCMOSCamera
§IISAudioCodec:
Speaker,MIC&Line-In
§USB2.0Host3PortandUSB2.0OTG1Port
《嵌入式开发与应用》实验报告 -4-
§RS232LevelUART3Port
§TTLLevelUART4Port
§Bluetooth
§SD/MMCCardConnector2Port
§CompositeVideoOut1Port
§HDMI1Port
§SPDIF1Port
§5*3Keypad
§1eaJogSwitch
§1eaPowerOn/OffSwitch
§2eaBootModeSwitch
qHBE-EMPOSIII-SV210BaseBoard(FPGAConnected)
§CharacterLCD(16*2)
§1,3MPixelCMOSCamera
§6Digit7-Segment
§512KbyteSRAM*2ea
§18,752LogicElementsFPGAEP2C20
§7*5DotMatrix2ea
§4*4Keypad
§8pointDIPSwitch2ea
§OLED
§LED8ea
§Buzzer
§TactSwitch4ea
§LightSensor
§Temperature/HumiditySensor
翻译
(1)S5PV210的特征如下
ARMCPU子系统基于cortextm-a8和NEON技术。
32I/D32KB的高速缓存,512KB二级高速缓存。
工作频率在工作电压1.1V下可达800MHz,到1GHz,在工作电压1.2V下可达1GHz。
64位的多层总线结构
MSYS为cortextm-a8,3D引擎,多格式编解码器和中断控制器提供了优秀的GNU环境。
工作频率在工作电压1.1V下可达200MHz.
DSYS主要应用于用于显示IPS(如LCD控制器,摄像头接口,和tvout),和MDMA。
工作频率在工作电压1.1V下可达133MHz.
声音信号在低音频领域播放用于移动应用的高级电源管理
64KBROM的安全引导和128KBRAM的安全功能
8位ITU601/656相机接口支持高达联合国的规模,4224像素规模的和8192像素的横向尺寸。
多格式编解码器提供了编码和解码的MPEG-4/H.263/H.2641080@30fps的MPEG-2/VC1/Divx视频
《嵌入式开发与应用》实验报告 -5-
编码的1080p@30fps的。
JPEG编解码器,支持高达80万像素/秒
3D图形加速可编程着色器可达20m三角形/秒和1000像素/秒
2D图形加速了到160MPixels/S
建议1/2/4/8bpp的托盘或无托盘8/16/24bpp彩色TFTXGA分辨率。
电视输出和HDMI接口,支持NTSC和PAL模式与图像增强
的MIPI-DSI和MIPI的CSI接口
一个AC-97音频编解码器接口和3通道PCM串行音频接口
3通道24位的I2S接口
1通道发射/PDIF接口支持数字音频
3通道I2C接口
2通道SPI接口
4通道UART包括3Mbps的蓝牙2.0端口
芯片上USB2.0OTG接口,支持高速(480Mbps,片上收发器)芯片上USB2.0主机
异步调制解调器接口
4SD/SDIO/hs-mmc接口ATA/ATAPI-6标准接口
24通道DMA控制器(8通道,16个外设DMA通道存储器到存储器的DMA)
14x8关键矩阵接口
10通道12位复用ADC的可配置的GPIO
实时时钟,锁相环,具有PWM和提醒式的定时器。
支持系统功率的准确刻度模式下的定时器(睡眠模式除外)内存子系统
异步的SRAM/ROM/x8或x16的数据总线和接口。
X8数据总线的NAND接口
合并调制Demuxed的OneNAND接口与X16的数据总线。
LPDDR1接口与X16或X32的数据总线(266〜400Mbps/pin的DDR)
DDR2接口x16或X32的数据总线(400Mbps/pin的DDR)
LPDDR2的接口(400Mbps/pin的DDR)
(2)系统特征
HBEEMPOSIII-SV210CPU模块
三星S5PV210(ARMCortexTM-A8核心)512MByteDDR2SDRAM内存:
128MByte*
256MB的NAND快闪记忆体:
256MB的*1EAhbe-emposiii-sv210基板(CPU连接)10/100Base-T以太网控制器
7“TFT液晶触摸屏
3.1M像素CMOS摄像头
IIS音频编解码器:
扬声器,麦克风和线路的USB2.0主机3端口和USB2.0OTG1端口
RS232电平UART3端口
TTL电平UART4个端口蓝牙
《嵌入式开发与应用》实验报告 -6-
SD/MMC卡连接器2个端口复合视频输出1端口
1端口的HDMI
1端口的SPDIF
5*3键盘
1EA微动开关
1EAOn/Off开关电源
2EA引导模式开关
hbe-emposiii-sv210基板(FPGA相连)字符LCD(16*2)
1,3万像素的CMOS摄像头
6位7段
512K字节SRAM*2EA
18752个逻辑单元的FPGAEP2C20
7*5点阵2EA
4*4键盘
8pointDIP开关2EAOLED
LED的8EA
蜂鸣器
轻触开关4EA
光传感
7、实验体会
通过本次实验熟悉开发环境和实验箱的构成,并查阅了相关数据,了解各模块主要的连接部件,主要的芯片型号,了解三星S5PV210处理器的结构及特点;掌握HBE-EMPOSIII-SV210的系统构造及特征。