电子科大成都学院PCB设计实训报告模板.docx

电子科大成都学院PCB设计实训报告模板.docx

《电子科大成都学院PCB设计实训报告模板.docx》由会员分享，可在线阅读，更多相关《电子科大成都学院PCB设计实训报告模板.docx（44页珍藏版）》请在冰点文库上搜索。

电子科大成都学院PCB设计实训报告模板

电子科技大学成都学院

实训报告册

课程名称：

Cadence高速PCB设计

姓名：

_____________________

学号：

_____________________

院系：

_____________________

专业：

_____________________

教师：

_____________________

2012年xx月xx日

实验一：

基于Cadence器件图制作

1.实验目的：

目的一：

熟悉Candence16.2软件的操作界面，各个操作选项的功能及操作步骤；

目的二：

完成GST5009的制作，进一步了解快速制作及调试更改器件方法；

目的三：

对比多引脚器件的制作与少引脚器件的异同，学会使用表列快速准确的制作出多引脚器件。

二、实验原理和内容：

原理：

Candence16.2软件使用规则，操作步骤，视图格式，GST5009器件构造，引脚特征，电学特性。

内容：

熟悉使用Candence16.2，完成GST5009器件的制作，并在此基础上总结出相应器件制作的方法以及原理。

三、实验步骤：

A.开启计算机，打开Candence16.2软件；

B.创建一个新的工程，设定好保存路径；

C.熟悉软件的功能菜单，首先绘制出器件框，依次添加器件的各个引脚，如“TCT1,TD1+,TD1-,MCT1,MX1+”；

D.在对应位置输入器件参数，如“器件编号”“器件名称”；

E.调整好器件各个引脚的位置，检查各引脚的参数是否正确；

F.把制作好的器件保存在器件库，以供以后的使用；

G.调出器件库中保存好的GST5009，并熟悉如何更改引脚上的参数，或添加新的引脚；

H.关闭软件，把做好的器件文件备份到U盘；

I.关闭电脑，完成实验，认真做好课堂记录。

四、实验数据和结果：

实验数据如图所示，实验结果如图中“步骤三”，附器件“PCI_E”图片：

五、实验总结：

在本实验中，值得注意的问题是软件的使用方法，该软件为英语操作界面，应该注意每一个操作指令的含义。

在器件命名和选择上要特别注意器件的参数，如字母“C”和“G”，符号“-”同“_”，字母“O”与数字“0”的细微差异。

在添加引脚的时候，要知道如何减少输入量，节省时间，同类名称之间可以先复制再更改，大大减少文字输入。

绘制的器件要大小适中，引脚摆放位置要合理。

由于数据量操作大，要边制作边保存，以免因为死机或软件停止运行而丢失数据。

实验二：

基于Cadence电路图设计

2.实验目的：

目的一：

进一步熟悉Candence16.2软件的操作界面，详细了解各个图标的功能及作用，并熟练使用这些工具进行器件添加和版图绘制；

目的二：

完成Intel82576的电路图设计，一一作出八个部分的电路图并检查出网络端口连接，器件编号，连线等各种错误；

目的三：

使用软件的错误检测工具，更改所有错误，导出正确的检测报告。

二、实验原理和内容：

原理：

基于Cadence的电路原理图设计，完成基于Intel@82576的电路设计，包括时钟电路、网络接口、PCIE接口、系统电源和配置电路设计。

内容：

基于Cadence电路图完成Intel82576电路设计和制作要求，生成导出正确的检测报告。

三、实验步骤：

A.开启计算机，打开Candence16.2软件；

B.创建一个新的工程，设定好保存路径；

C.熟悉软件的功能菜单（如图软件功能简介图）

D.绘制出Intel82576原理框图

E.按照原理框图依次添加器件，完成后续的七张电路图（JTAG，POWER,PCI_E,LOCK,EPROM,配置电路和以太网接口）；

F.认真检查每张电路图的连线方式，器件编号，网络端口等是否完全正确；

G.确认各个部分无误后，创建网络检测其正确性，使导出的报告无警告，无错误；

H.调整电路图布局到最佳状态；

I.反复检查确认无误并能导出检测报告，关闭软件，保存数据到U盘，为下一步的封装做好准备工作

J.关闭电脑，完成实验，认真做好课堂记录。

四、实验数据和结果：

该图为82576Device电路图，其中“XTAL1”和“XTAL2”为晶振的接口网络，配有一个3.3V的Vcc，E22和Y22各联一个电阻下拉，一个复位引脚NRST。

上图为PCI_E，左右各一个不同的电源“+12V”“+3.3V”,各一个个地线。

该图为网口电路图，在“1000”和“LINKUP”间各联入一个470p的电容并接地。

该图为Isolationcircuit电路图，该图联接的六个电容，五个电阻。

五、实验总结：

在本实验中，需要绘制八张电路图，最终通过网络表的创建构成一个完整的图。

就需要每一张图都不能出现错误，不管是网络标号还是网络端口，都不能误用或出现重名。

在添加器件时，有时需要对器件进行简单的修改或调试；在联接电路时，要注意区分是否有电器特性；在导出网络表时，要注意及时改正错误，避免警告的出现。

实验三：

基于Cadence器件封装制作

一、实验目的：

目的一：

熟练掌握Cadence器件封装制作流程；

目的二：

完成GST5009器件和Intel82576的电路图的封装；

目的三：

完成焊盘设计和封装设计。

二、实验原理和内容：

原理：

基于Cadence的电路器件封装制作，完成GST5009器件封装制作，包括焊盘设计和封装设计。

内容：

用PadDesigner制作焊盘，使用Cadence对Intel82576的电路图进行封装。

三、实验步骤：

A.首先用PadDesigner制作焊盘，开始->程序->CadenceSPB16.2->PCBEditerutilities->PadDesigner，弹出如右图界面。

在Holetype中选择OvalSlot，在Plating中选择Non-Plated，在Drilldiameter中输入钻孔的直径:

SlotsizeX，SlotsizeY分别对应椭圆的长宽。

B.切换到Layers标签，填写相关参数，如左下图：

C.建立封装

打开程序->CadenceSPB16.2->PCBEditor，选择File->New，弹出新建设计对话框，如下图：

D.打开封装文件，选择Setup->UserPreferences，弹出UserPreferencesEditor对话框，如左图：

E.点Paths前的+号，再点Library，padpath和psmpath。

点padpath右边Value列的按钮。

弹出padpathItems对话框，如右上图

F.点击

图标按钮，点击右边的

按钮，选择存放焊盘的文件夹，点击OK。

G.然后做元件封装，点击Setup->DesignParamenters，点击

Design标签，如下图：

H.放置焊盘，点击Layout->Pins如下图：

I.然后点击右边的Options按钮，选择制作好的焊盘，点击Padstack右边的

按钮。

将Database，Library勾上。

点OK退出。

J.设置好以后在Command窗口输入x最左上角那个焊盘的坐标回车，在工作区域右键选择Done。

K.修改好就添加丝印和其它层。

点击Shape->Rectangular。

如右图上方：

L.添加元件实休宽度层。

点击Shape->Rectangular。

如右图下方：

M.添加丝印层。

点击Add->Line。

如右图

N.添加元件位号，选择Layout->Labels->RefDes。

在元件旁边单击鼠标左键，输入：

ref回车，右键选择Done。

O.添加元件参数值，选择菜单Add->Text。

在元件旁边单击鼠标左键，然后输入：

val，右键选择Done。

P.添加元件类型，选择Layout->Labels->Device，在命令状态栏中输入：

dev回车，右键选择Done。

Q.点击保存退出，allegro自动生成一个dra和psm文件，把这两个文件放到封装库文件夹中，再把封装库文件夹路径加入allegro中。

四、实验数据和结果：

一个物理焊盘包含三个pad，即：

RegularPad：

正规焊盘，在正片中看到的焊盘，也是通孔焊盘的基本。

ThermalRelief：

热风焊盘，也叫花焊盘，在负片中有效。

用于在负片中焊盘与敷铜的接连方式。

AntiPad：

隔离焊盘，在负片中有效，用于负片中焊盘与敷铜的隔离。

SOLDEMASK：

阻焊层，使铜皮裸露出来，需要焊接的地方。

PASTEMASK：

钢网开窗大小。

在BEGINLAYER、DEFAULTINTERNAL、ENDLAYER三个层面中的ThermalRelief可以选择系统提供的默认连接方式，即Circle、Square、Oblong、Rectangle、Octagon五种，在PCB中这几种连接方式为简单的+型或X型，即选择Flash。

五、实验总结：

在焊盘的制作中，要注意各个参数的设置，还要注意区分焊盘的形状，各层的细微差异；

在对器件封装的过程中，因为软件操作界面参数过多，字母符号显示很小，注意字母的书写，如“C”“G”“O”“0”等。

同时要注意各个网络接口的连接是否正确，及时处理封装时的警告和错误，确保封装的成功。

实验四：

基于Cadence的PCB设计

一、实验目的：

目的一：

熟悉AllegroDesign软件的操作流程，了解各个图标的功能及使用方法；

目的二：

设置好电路板的参数，如分层结构、线宽、线距、差分线线宽距、覆铜间距、过孔大小等；

目的三：

基于Cadence的电路板设计，完成基于Intel@82576的PCB电路板设计；

二、实验原理和内容：

原理：

Intel@82576的PCB电路板四层板设计工艺要求。

内容：

了解PCB环境设置参数数据、分层结构、工艺条件、PCB长宽，完成Intel@82576的PCB电路板设计。

三、实验步骤：

A.开启计算机，打开Candence16.2软件，打开AllegroDesign；

B.创建一个新的AllegroDesign工程，设定好保存路径；

C.熟悉AllegroDesign软件的功能菜单；

D.打开Intel82576原理框图；

E.按照原理框图依次添加器件，完成Intel@82576的PCB电路板设计；

F.认真检查电路图的是否完全正确；

G.梳理各个线路间的连接，使其保持最佳的布局；

H.检查覆铜是否正确，修理边角，不出现直角，凸起；

I.检查各个板层的连接，确保准确无误；

J.运行检测错误的选项，完成版图设计；

K.保存文件，关闭软件，备份数据到U盘；

L.关闭计算机，完成实验，做好相关数据的记录。

四、实验数据和结果：

上图为Intel@82576的PCB电路板覆铜后效果图，上端突出部分为网络插孔金手指，紫色红色部分及外层的浅绿色为覆铜。

附：

Allegro平台使用

A.在安装好Allegro软件后，打开开始菜单，鼠标点击AllegroSPB16.2——PCBEditor图标选项，如下图所示：

B.弹出CadenceProductChoices对话框，如下图所示：

C.双击AllegroPCBDesignGXL进入设计系统界面，如左下图所示：

D.打开flie菜单，在弹出对话框中选择新建，如右上图所示：

E.弹出建立项目选择对话框，如右图所示：

F.在选项框中完成文件名和存放路径设置，如右图所示：

G.点击ok,进入PCB设计界面，如右图：

H.设置Allegro工作环境，包括设计参数、格点、子层、器件布局走线规则等；

I.单击Setup菜单，弹出如下左图所示菜单栏：

J.选择DesignParameters选项，弹出DrawingParametersEditor窗口，如右下图所示：

K.选择Design选项，完成图纸大小和设计使用单位的选择，如右图：

L.选择Display，完成对栅格大小的操作，如下图所示：

M.选择Setup选择，在弹出的菜单中选择Cross-section选项，完成对PCB板层的设置，如下图所示：

N.完成分层参数设置后如下图所示：

O.设置设计规则，包括物理规则设置、间距规则设置、设计约束条件和元件/网络属性设置等；

P.选择Setup选择，在弹出的菜单中选择Constraints选项，在弹出菜单栏中选择设置项，如下右图所示：

Q.打开规则设置菜单栏后如下左图所示：

R.点击Physical选项，打开物理规则设置界面如下图所示：

S.新建一个规则属性。

鼠标右键单击Default上，弹出菜单栏如下图所示，鼠标放到Create上，弹出选项PhysicalCSet：

T.点击选项PhysicalCSet，弹出输入框如图所示，输入约束命名，如图所示：

U.物理规则建立完成后如下图所示：

V.点击DEFAULT后的箭头，在下拉列表中选择刚刚建立的规则6.5MIL。

及完成对该网络的布线约束添加：

W.间距规则设置完成后如下图所示：

X.电气规则约束窗口：

Y.电气规则约束完成后如下图所示（图中为部分约束）

Z.电气约束规则检查。

在Setup下拉菜单中选择Constraints选项，在弹出栏中选择Modes，如下图所示：

AA.电气约束规则检查窗口如下左图所示：

AB.到此就完成了PCB设计环境及工程的建立，接下来就可以开始对PCB进行Layout。

五、实验总结：

在本实验中，涉及到的操作步骤很多，尤其是Allegro平台的熟悉，要特别注意各个参数的设置，避免粗心而造成的错误，对后续实验造成不便。

实验五：

光绘文件制作

3.实验目的：

目的一：

了解焊盘的构造，学会制做各种不同工艺要求的焊盘；

目的二：

完成基于Intel@82576的PCB板工程文件制作，生成光绘文件。

二、实验原理和内容：

原理：

Intel@82576的PCB板工程文件要求，生产工艺参数要求及基础。

内容：

光绘文件包括十一个文件部分，即底层、电源层、地层、顶层、丝印顶层、丝印底层、阻焊底层、阻焊顶层、助焊底层、助焊顶层、钻孔层。

三、实验步骤：

A.选择菜单Manufacture->Artwork，

弹出Artworkcontrolform对话框，但跟随着弹出一个警告对话框，如下图所示：

之后又弹出一个警告框，如下图所示，点击确定关闭警告。

B.ArtworkControlForm对话框如下图所示：

在GeneralParameters页面，Devicetype选择GerberRS274X；Format：

Integerplaces输入：

3；Decimalplaces输入：

5。

其它的参数使用默认。

点击FilmControl标签切换到如所示的页面。

Filmname：

显示当前底片的名称；

Rotation：

底片的旋转角度，一般0；

OffsetX、Y：

底片的偏移量，一般0；

Undefinelinewidth：

示定义宽度的线条在输出底片的时候采用的宽度，可以设置一个非0值，比如10mil；

Shapeboundingbox：

板子Outline外扩的隔离线，只针对负片有效；

Plotmode：

底片输出模式。

Positive：

正片；Negative负片；

Filmmirrored：

底片是否需要镜像。

Drawmissingpadapertures：

若选择这项，表示当一个Padstack没有相应的Flash。

D-code时，系统可以采用较小宽度的LineD-code填满此Padstack；

UseapertureRotation：

Gerber数据能使用镜头列表中的镜头来旋转定义的信息；

Suppressshapefill：

选择此项表示shape的外形不画出。

Vectobasedpadbehavitor：

指定光绘底片使用基本为Flash。

C.接下来需要在AvalilableFilm栏内增加底片资料：

PCB板每个层+TopSilk,BottomSilk+Topsoldermask,Bottom

Soldermask+TopPastemask,BottomPastemask+DRILL。

每个层面上底片的内容为：

bottom

boardgeometry/outline

etch/bottom

pin/bottom

viaclass/bottom

drill

drawingformat/outline

manufacturing/ncdrill-legend

manufacturing/ncdrill-figure

manufacturing/ncdlegend-1-4

boardgeometry/outline

mid1gnd

etch/mid1gnd

pin/mid1gnd

viaclass/mid1gnd

boardgeometry/outline

mid2gnd

etch/mid21gnd

pin/mid2gnd

viaclass/mid2gnd

boardgeometry/outline

paste_bottom

drawingformat/outline

pin/paste_bottom

boardgeometry/outline

paste_top

drawingformat/outline

pin/paste_top

boardgeometry/outline

silk_bottom

refdes/silkscreen_bottom

packagegeometry/silkscreen_bottom

boardgeometry//silkscreen_bottom

boardgeometry/outline

silk_top

refdes/silkscreen_top

packagegeometry/silkscreen_top

boardgeometry//silkscreen_top

boardgeometry/outline

sloder_bottom

viaclass/slodermask_bottom

pin/slodermask_bottom

packagegeometry/slodermask_bottom

drawingformat/outline

boardgeometry/slodermask_bottom

boardgeometry/outline

sloder_top

viaclass/slodermask_top

pin/slodermask_top

packagegeometry/slodermask_top

drawingformat/outline

boardgeometry/slodermask_top

boardgeometry/outline

top

boardgeometry/outline

etch/top

pin/top

viaclass/top

D.AvalilableFilm栏中将BOTTOM展开，点中一条内容，右击选择Add。

弹出SubclassSelection对话框，点击BOARDGEOMETRY类，将OUTLINE勾上，如左下图所示。

点击OK关闭对话框。

用同样的方法为TOP层底片增加BOARDGEOMETRY/OUTLINE增加好后如右下图所示。

E.然后增加其它底片，点击TOP，然后右击选择Add。

弹出一个对话框，如下图所示。

在编辑框内输入底片的名称，点击OK关闭对话框。

然后，用上面的方法为新建的底片GND1增加内容。

F.选择Manufacture->NC->NCParameters。

弹出NCParameters对话框。

如右下图所示，将Fomat改成：

3，5，然后点Close关闭。

G.然后选择菜单Manufacture->NC->DrillCustomization更新设计文件。

弹出DrillCustomization对话框。

如下图所示。

单击Autogeneratesymbols按钮，然后弹出一个确认对话框，点击确定即可。

然后点击OK关闭DrillCustomization对话框。

H.选择菜单Manufacture->NC->DrillLegend，弹出DrillLegend对话框。

如图左下图所示，点击OK关闭对话框。

这时在鼠标光标上就会出现一个矩形的表格，如右下图所示。

I.选择菜单Manufacture->NC->NCDrill，弹出NCDrill对话框，如左下图所示。

J.选择菜单Shape->GlobalDynamicParams弹出GlobalDynamicParameters对话框。

如右下图所示。

点击Voidcontrols标签，在Artworkformat下拉框中选择GerberRS274X。

点击OK关闭。

K.选择菜单Manufacture->Artwork，弹出Artworkcontrolform对话框，如下图所示：

L.点击Selectall按钮选择所有的底片，弹出DBDoctor对话框，将UpdataallDRC与Checkshapeoutlines勾上，点击Check按钮后查看生成的报告，没有错误后，即可输出底片文件。

四、实验数据和结果：

最后向PCB板厂提供的文件为：

输出的所有层面的.art文件（除了两个钢网层）

输出的.drl文件（板子上有钻孔时需要）

输出的.rou文件（板子上有椭圆孔或矩形孔时需要）

art_aper.txt文件（可选）

.ipc文件（可选）

art_param.txt文件（可选）

向贴片厂提供的文件为:

两个Pastemask层的.art文件（TOP,BOTTOM）

art_aper.txt文件（可选）

place_txt.txt文件（可选）

附：

Intel@82576的PCB板光绘文件局部图

五、实验总结：

在本实验中要注意以下几点：

1.根据板子上是否有金手指以确定是否要加工艺线；2.根据电镀工艺要求确定是否要加电镀用的导电边框；3.根据喷锡工艺的要求确定是否要加导电工艺线；4.根据钻孔工艺确定是否要加焊盘中心孔；5.根据后序工艺确定是否要加工艺定位孔；6.根据板子外型确定是否要加外形角线。

光绘文件的十一个部分，要确保其完整性和准确性，否则无法进行工艺生产。

参考用版图：