微电子工艺复习题目精选剖析.docx
《微电子工艺复习题目精选剖析.docx》由会员分享，可在线阅读，更多相关《微电子工艺复习题目精选剖析.docx（21页珍藏版）》请在冰点文库上搜索。
微电子工艺复习题目精选剖析
第一单元
3比较硅单晶锭CZ、MCZ和FZ三种生长方法的优缺点？
答：
CZ法工艺成熟可拉制大直径硅锭，但受坩锅熔融带来的O等杂质浓度高，存在一定杂质分布，因此，相对于MCZ和FZ法，生长的硅锭质量不高。
当前仍是生产大直径硅锭的主要方法。
MCZ法是在CZ技术基础上发展起来的，生长的单晶硅质量更好，能得到均匀、低氧的大直径硅锭。
但MCZ设备较CZ设备复杂得多，造价也高得多，强磁场的存在使得生产成本也大幅提高。
MCZ法在生产高品质大直径硅锭上已成为主要方法。
FZ法与CZ、MCZ法相比，去掉了坩埚，因此没有坩埚带来的污染，能拉制出更高纯度、无氧的高阻硅，是制备高纯度，高品质硅锭，及硅锭提存的方法。
但因存在熔融区因此拉制硅锭的直径受限。
FZ法硅锭的直径比CZ、MCZ法小得多。
6硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？
答：
从硅气相外延工艺原理可知，硅外延生长的表面外延过程是外延剂在衬底表面被吸附后分解出Si原子，他迁移到达结点位置停留，之后被后续的Si原子覆盖，该Si原子成为外延层中原子。
因此衬底表面“结点位置”的存在是外延过程顺利进行的关键，如果外延衬底不是准确的（100）或（111）晶面，而是偏离一个小角度，这在其表面就会有大量结点位置，所以，硅气相外延工艺采用的衬底通常偏离准确的晶向一个小角度。
8异质外延对衬底和外延层有什么要求？
对于B/A型的异质外延，在衬底A上能否外延生长B，外延层B晶格能否完好，受衬底A与外延层B的兼容性影响。
衬底与外延层的兼容性主要表现在三个方面：
其一，衬底A与外延层B两种材料在外延温度不发生化学反应，不发生大剂量的互溶现象。
即A和B的化学特性兼容；
其二，衬底A与外延层B的热力学参数相匹配，这是指两种材料的热膨胀系数接近，以避免生长的外延层由生长温度冷却至室温时，因热膨胀产生残余应力，在B/A界面出现大量位错。
当A、B两种材料的热力学参数不匹配时，甚至会发生外延层龟裂现象。
其三，衬底与外延层的晶格参数相匹配，这是指两种材料的晶体结构，晶格常数接近，以避免晶格结构及参数的不匹配引起B/A界面附近晶格缺陷多和应力大的现象。
10比较分子束外延（MBE）生长硅与气相外延（VPE）生长硅的优缺点。
答：
MBE与VPE相比生长硅，MBE可精确控制外延层厚度，能生长极薄的硅外延层；且外延温度低，无杂质再分布现象，且工艺环境清洁，因此硅外延层杂质分布精确可控，能形成复杂杂质结构的硅外延层。
但MBE工艺设备复杂、工艺成本高、效率低。
第二单元
1SiO2膜网络结构特点是什么？
氧和杂质在SiO2网络结构中的作用和用途是什么？
对SiO2膜性能有哪些影响？
二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。
对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。
半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。
氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。
在连接两个Si-O四面体之间的氧原子
掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：
替代（位）式杂质或间隙式杂质。
取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。
这类杂质主要是ⅢA，ⅤA元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小，在网络结构中能替代或占据Si原子位置，亦称为网络形成杂质。
由于它们的价电子数往往和硅不同，所以当其取代硅原子位置后，会使网络的结构和性质发生变化。
如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃，记为PSG；杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃，记为BSG。
当它们替代硅原子的位置后，其配位数将发生改变。
具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔（洞）位置，成为网络变形（改变）杂质，如Na、K、Ca、Ba、Pb等碱金属、碱土金属原子多是这类杂质。
当网络改变杂质的氧化物进入SiO2后，将被电离并把氧离子交给网络，使网络产生更多的非桥联氧离子来代替原来的桥联氧离子，引起非桥联氧离子浓度增大而形成更多的孔洞，降低网络结构强度，降低熔点，以及引起其它性能变化。
2在SiO2系统中存在哪几种电荷？
他们对器件性能有些什么影响？
工艺上如何降低他们的密度？
在二氧化硅层中存在着与制备工艺有关的正电荷。
在SiO2内和SiO2-Si界面上有四种类型的电荷：
可动离子电荷：
Qm；氧化层固定电荷：
Qf；界面陷阱电荷：
Qit；氧化层陷阱电荷：
QOt。
这些正电荷将引起硅/二氧化硅界面p-硅的反型层，以及MOS器件阈值电压不稳定等现象，应尽量避免。
（1）可动离子电荷（Mobileioniccharge）Qm主要是Na+、K+、H+等荷正电的碱金属离子，这些离子在二氧化硅中都是网络修正杂质，为快扩散杂质，电荷密度在1010~1012/cm2。
其中主要是Na+，因为在人体与环境中大量存在Na+，热氧化时容易发生Na+沾污。
Na+离子沾污往往是在SiO2层中造成正电荷的一个主要来源。
这种正电荷将影响到SiO2层下的硅的表面势，从而，SiO2层中Na+的运动及其数量的变化都将影响到器件的性能。
进入氧化层中的Na+数量依赖于氧化过程中的清洁度。
现在工艺水平已经能较好地控制Na+的沾污，保障MOS晶体管阈值电压VT的稳定。
存在于SiO2中的Na+，即使在低于200℃的温度下在氧化层中也具有很高的扩散系数。
同时由于Na以离子的形态存在，其迁移（transport）能力因氧化层中存在电场而显著提高。
为了降低Na+的沾污，可以在工艺过程中采取一些预防措施，包括：
①使用含氯的氧化工艺；②用氯周期性地清洗管道、炉管和相关的容器；③使用超纯净的化学物质；④保证气体在传输过程的清洁。
另外保证栅材料（通常是多晶硅）不受沾污也是很重要的。
使用PSG和BPSG玻璃钝化可动离子，可以降低可动离子的影响。
因为这些玻璃体能捕获可动离子。
用等离子淀积氮化硅来封闭已经完成的芯片，氮化硅起阻挡层的作用，可以防止Na+、水汽等有害物的渗透。
（2）固定离子电荷（FixedOxideCharge）Qf，通常是带正电，但是在某些情况下也可能带负电，它的极性不随表面势和时间的变化而变化，所以叫它固定电荷。
这种电荷是指位于距离Si-SiO2界面3nm的氧化层范围内的正电荷，又称界面电荷，是由氧化层中的缺陷引起的，电荷密度在l010~1012/cm-2。
然而在超薄氧化层（＜3.0nm）中，电荷离界面更近，或者是分布于整个氧化层之中。
固定离子电荷的来源普遍认为是氧化层中过剩的硅离子，或者说是氧化层中的氧空位。
由于氧离子带负电，氧空位具有正电中心的作用，所以氧化层中的固定电荷带正电。
固定氧化层电荷的能级在硅的禁带以外，但在SiO2禁带中。
硅衬底晶向、氧化条件和退火温度的适当选择，可以使固定正电荷控制在较低的密度。
同时降低氧化时氧的分压，也可减小过剩Si+的数量，有助于减小固定正电荷密度。
另外，含氯氧化工艺也能降低固定正电荷的密度。
（3）界面陷阱电荷（Interfacetrappedcharge）Qit，位于SiO2/Si界面上，电荷密度在1010/cm-2左右，是由能量处于硅禁带中、可以与价带或导带方便交换电荷的那些陷阱能级或电荷状态引起的。
那些陷阱能级可以是施主或受主，也可以是少数载流子的产生和复合中心，包括起源于Si-SiO2界面结构缺陷（如硅表面的悬挂键）、氧化感生缺陷以及金属杂质和辐射等因素引起的其它缺陷。
通常可通过氧化后在低温、惰性气体中退火来降低Qit的浓度。
在（100）的硅上进行干氧氧化后，Dit的值大约是
，而且会随着氧化温度的升高而减少。
（4）氧化层陷阱电荷（Oxidetrappedcharge）Qot，它位于SiO2中和Si/SiO2界面附近，这种陷阱俘获电子或空穴后分别荷负电或正电，电荷密度在109~1013/cm2左右。
这是由氧化层内的杂质或不饱和键捕捉到加工过程中产生的电子或空穴所引起的。
在氧化层中有些缺陷能产生陷阱，如悬挂键、界面陷阱变形的Si-Si、Si-O键。
氧化层陷阱电荷的产生方式主要有电离辐射和热电子注入。
减少电离辐射陷阱电荷的主要工艺方法有：
①选择适当的氧化工艺条件以改善SiO2结构，使Si-O-Si键不易被打破。
一般称之为抗辐照氧化最佳工艺条件，常用1000℃干氧氧化。
②在惰性气体中进行低温退火（150~400℃）可以减少电离辐射陷阱。
5薄层氧化过程需注意哪些要求？
现采用的工艺有哪些？
在ULSI中，MOS薄栅氧化层（
）制备应满足以下关键条件：
（1）低缺陷密度----以降低在低电场下的突然性失效次数；
（2）好的抗杂质扩散的势垒持性----对p+多晶硅栅的p-MOSFET特别重要；
（3）具有低的界面态密度和固定电荷的高质量的Si-SiO2界面----低的界面态密度可保证MOSFET有理想的开关特性；
（4）在热载流子应力和辐射条件下的稳定性----当MOSFET按比例减小时，沟道横向的高电场会使沟道载流子获得高能量，并产生热载流子效应，例如氧化层电荷陷阱和界面态。
在热载流子应力和辐射条件（如反应离子刻蚀和X射线光刻工艺）下生产最小损伤的栅介质层；
（5）工艺过程中具有较低的热开销（Thermalbudget），以减少热扩散过程中的杂质再分布。
现采用的工艺分为四大类主流方法：
（1）各种预氧化清洁工艺；
（2）各种氧化工艺；（3）化学改善栅氧化层工艺；（4）沉积氧化层或叠层氧化硅作为栅介质。
6掺氯氧化为何对提高氧化层质量有作用？
HCl的氧化过程，实质上就是在热生长SiO2膜的同时，在SiO2中掺入一定数量的氯离子的过程。
所掺入的氯离子主要分布在Si-SiO2界面附近100Å左右处。
氯在氧化膜中的行为是比较复杂的，从实验观察分析认为有以下几种情况：
（1）氯是负离子，在氧化膜中集中必然造成负电荷中心，它与正电荷的离子起中和作用；
（2）它能在氧化膜中形成某些陷阱态来俘获可动离子；（3）碱金属离子和重金属离子能与氯形成蒸气压高的氯化物而被除去；（4）在氧化膜中填补氧空位，与硅形成Si-Cl键或Si-O-Cl复合体，因此降低了固定正电荷密度和界面态密度（可使固定正电荷密度降低约一个数量级）。
掺氯氧化同时减少固定电荷等氧化膜缺陷，提高氧化膜平均击穿电压，增加氧化速率，提高硅中少数载流子寿命等。
11什么是沟道效应？
如何才能避免？
对晶体靶进行离子注入时，当离子注入的方向与靶晶体的某个晶向平行时，其运动轨迹将不再是无规则的，而是将沿沟道运动并且很少受到原子核的碰撞，因此来自靶原子的阻止作用要小得多，而且沟道中的电子密度很低，受到的电子阻止也很小，这些离子的能量损失率就很低。
在其他条件相同的情况下，很难控制注入离子的浓度分布，注入深度大于在无定形靶中的深度并使注入离子的分布产生一个很长的拖尾，注入纵向分布峰值与高斯分布不同，这种现象称为离子注入的沟道效应（Channelingeffect）。
减少沟道效应的措施：
（1）对大的离子，沿沟道轴向（110）偏离7－10o；
（2）用Si，Ge，F，Ar等离子注入使表面预非晶化，形成非晶层（Pre-amorphization）；（3）增加注入剂量（晶格损失增加，非晶层形成，沟道离子减少）；（4）表面用SiO2层掩膜。
18在p-Si中扩磷13分钟，测得结深为0.5μm，为使结深达到1.5μm，在原条件下还要扩散多长时间？
然后，进行湿氧化，氧化层厚0.2μm时，结深是多少?
（湿氧速率很快,短时间的氧化，忽略磷向硅内部的推进）
解：
，
min，
还要再扩散：
117-13=104min
氧化0.2μm厚氧化层需消耗的硅厚度：
0.2*0.44=0.088μm
结深：
1.5-0.088=1.412μm
第三单元
3薄膜在KOH水溶液中的腐蚀速率非常慢，因此常作为硅片定域KOH各向异性腐蚀的掩蔽膜，而PECVD氮化硅薄膜在KOH水溶液中的腐蚀速率快。
怎样才能用已淀积的PECVD氮化硅薄膜作为KOH各向异性腐蚀的掩蔽膜？
答：
PECVD氮化硅薄膜含H、质地疏松，抗KOH水溶液中的腐蚀性能差。
可通过高温退火，使H逸出，薄膜致密化，从而提高抗腐蚀性，就能作为KOH各向异性腐蚀的掩蔽膜。
退火温度约800℃，20min，即LPCVD氮化硅工艺温度。
如效果不理想，可升温延长时间。
6SiO2作为保护膜时为什么需要采用低温工艺?
目前低温SiO2工艺有哪些方法?
它们降低制备温度的原理是什么？
答：
保护膜是芯片制造的最后一个工艺步骤，这时芯片上的元、器件已制作好，如再采用高、中温工艺制作SiO2保护膜，芯片上的金属化系统或器件结构都会受损，如金属被氧化、杂质再分布带来元器件结构的改变，甚至芯片报废。
所以，只能采用低温工艺。
目前，采用最多是PECVD-SiO2低温工艺反应气体为O2、N2O和SiH4或TEOS，应用等离子体技术将电能耦合到反应气体中，使反应气体形成等离子体，降低了反应淀积SiO2温度。
7比较同等掺杂浓度多晶硅和单晶硅电阻率的大小？
解释不同的原因。
答：
相同掺杂杂质即使浓度相同多晶硅的电阻率比单晶硅的电阻率高。
这是因为多晶硅石油晶粒和晶界组成，在晶粒内部的掺杂原子和在单晶硅中一样是占据替位，有电活性；而晶界上的硅原子是无序状态，掺杂原子多数是无电活性的，且晶粒/晶界之间的杂质分凝导致晶界上杂质浓度高于晶粒内部，因此，在相同掺杂浓度下，多晶硅中有电活性的杂质浓度低于单晶硅，导电能力也就低于单晶硅。
另外，晶界上大量的缺陷和悬挂键是载流子陷阱，晶粒中的载流子若陷入晶界之中，对电导就不再起作用。
同时晶界上的电荷积累还会造成晶粒边界周围形成载流子耗尽的区域，使其能带发生畸变，产生势垒，降低了多晶硅中载流子的有效迁移率，这也引起导电能力下降，电阻率升高。
15解释为什么薄膜应力与测量时薄膜的温度有关？
为什么？
答：
薄膜中的应力按成因划分有本征应力和非本征应力。
本征应力一般来源于薄膜淀积工艺本身是非平衡过程；非本征应力是由薄膜结构之外的因素引起的，最常见的来源是薄膜淀积温度高于室温，而通常薄膜和衬底材料的热膨胀系数不同，薄膜淀积完成之后，由淀积温度冷却到室温就在薄膜中产生应力。
测量温度的变化相当于“室温”的变化，因此测量应力值与测量时温度的有关。
16以铝互连系统作为一种电路芯片的电连系统时，若分别采用真空蒸镀和磁控溅射工艺淀积铝膜，应分别从哪几方面来提高其台阶覆盖特性？
答：
真空蒸镀铝膜通过衬底加热和衬底旋转来改善其台阶覆盖特性。
磁控溅射通过提高衬底温度，在衬底上加射频偏压，采用强迫填充技术，采用准直溅射技术。
第四单元
2什么是光刻，光刻系统的主要指标有那些？
答：
光刻（photolithography）就是将掩模版（光刻版）上的几何图形转移到覆盖在半导体衬底表面的对光辐照敏感薄膜材料（光刻胶）上去的工艺过程。
光刻系统的主要指标包括分辨率R（resolution）、焦深（depthoffocus，DOF）、对比度（CON）、特征线宽（criticaldimension，CD）控制、对准和套刻精度（alignmentandoverlay）、产率（throughout）以及价格。
3试简述硅集成电路平面制造工艺流程中常规光刻工序正确的工艺步骤。
答：
一般的光刻工艺要经历底膜处理、涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶、检验工序。
（1）底膜处理是光刻工艺的第一步，其主要目的是对硅衬底表面进行处理，以增强衬底与光刻胶之间的黏附性。
底膜处理包括以下过程：
清洗、烘干和增粘处理。
（2）涂胶工艺一般包括三个步骤：
①将光刻胶溶液喷洒到硅片表面上；
加速旋转托盘（硅片），直至达到需要的旋转速度；③达到所需的旋转速度后，保持一定时间的旋转。
（3）前烘就是在一定的温度下，使光刻胶膜里面的溶剂缓慢地、充分地逸出来，使光刻胶膜干燥，其目的是增加光刻胶与衬底间的粘附性，增强胶膜的光吸收和抗腐蚀能力，以及缓和涂胶过程中胶膜内产生的应力等。
（4）曝光是使光刻掩模版与涂上光刻胶的衬底对准，用光源经过光刻掩模版照射衬底，使接受到光照的光刻胶的光学特性发生变化。
曝光中要特别注意曝光光源的选择和对准。
（5）曝光后在光刻胶层中形成的潜在图形，经过显影便显现出来，形成三维光刻胶图形，这一步骤称为显影。
（6）坚膜也是一个热处理步骤，就是在一定的温度下，对显影后的衬底进行烘焙。
坚膜的主要作用是除去光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力，同时提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力。
（7）在显影和烘焙之后就要完成光刻掩膜工艺的第一次质检，通常叫显影检验。
检验的目的是区分那些有很低可能性通过最终掩膜检验的衬底；提供工艺性能和工艺控制数据；以及分拣出需要重做的衬底。
（8）刻蚀就是将涂胶前所淀积的薄膜中没有被光刻胶（经过曝光和显影后的）覆盖和保护的那部分去除掉，达到将光刻胶上的图形转移到其下层材料上的目的。
（9）光刻胶除了在光刻过程中用作从光刻掩模版到衬底的图形转移媒介，还用做刻蚀时不需刻蚀区域的保护膜。
当刻蚀完成后，光刻胶已经不再有用，需要将其彻底去除，完成这一过程的工序就是去胶。
此外，刻蚀过程中残留的各种试剂也要清除掉
（10）基本的光刻工艺过程中，最终步骤是检验。
衬底在入射白光或紫外光下首先接受表面目检，以检查污点和大的微粒污染。
之后是显微镜检验或自动检验来检验缺陷和图案变形。
对于特定的光刻版级别的关键尺寸的测量也是最终检验的一部分。
对光刻质量的检测手段主要有：
显微镜目检、线宽控制和对准检查。
4光刻技术中的常见问题有那些？
答：
半导体器件和集成电路的制造对光刻质量有如下要求：
一是刻蚀的图形完整，尺寸准确，边缘整齐陡直；二是图形内没有针孔；三是图形外没有残留的被腐蚀物质。
同时要求图形套刻准确，无污染等等。
但在光刻过程中，常出现浮胶、毛刺、钻蚀、针孔和小岛等缺陷。
浮胶就是在显影和腐蚀过程中，由于化学试剂不断侵入光刻胶膜与SiO2或其它薄膜间的界面，所引起的光刻胶图形胶膜皱起或剥落的现象。
所以，浮胶现象的产生与胶膜的粘附性有密切关系。
腐蚀时，如果腐蚀液渗透光刻胶膜的边缘，会使图形边缘受到腐蚀，从而破坏掩蔽扩散的氧化层或铝条的完整性。
若渗透腐蚀较轻，图形边缘出现针状的局部破坏，习惯上就称为毛刺；若腐蚀严重，图形边缘出现“锯齿状”或“绣花球”样的破坏，就称它为钻蚀。
在氧化层上，除了需要刻蚀的窗口外，在其它区域也可能产生大小一般在l~3微米的细小孔洞。
这些孔洞，在光刻工艺中称为针孔。
小岛，是指在应该将氧化层刻蚀干净的扩散窗口内，还留有没有刻蚀干净的氧化层局部区域，它的形状不规则，很象“岛屿”，尺寸一般比针孔大些，习惯上称这些氧化层“岛屿”为小岛。
6简述集成电路的常规掩模版制备的工艺流程。
答：
硅平面晶体管或集成电路掩模版的制作，一般地讲，要经过原图绘制（包括绘总图和刻分图）、初缩、精缩兼分步重复、复印阴版和复印阳版等几步。
掩模版制造人员根据图形产生的磁带数据，再加上不同的应用需求及规格，会选用不同的制作流程。
版图绘制：
在版图设计完成后，一般将其放大100~1000倍（通常为500倍），在坐标纸上画出版图总图。
刻分层图：
生产过程中需要几次光刻版，总图上就含有几个层次的图形。
为了分层制出各次光刻版，首先分别在表面贴有红色膜的透明聚酯塑料胶片（称为红膜）的红色薄膜层上刻出各个层次的图形，揭掉不要的部分，形成红膜表示的各层次图形。
这一步又称为刻红膜。
初缩：
对红膜图形进行第一次缩小，得到大小为最后图形十倍的各层初缩版。
其过程与照相完全一样。
精缩兼分布重复：
一个大圆片硅片上包含有成百上千的管芯，所用的光刻版上当然就应重复排列有成百上千个相同的图形。
因此本步任务有两个：
首先将初缩版的图形进一步缩小为最后的实际大小，并同时进行分布重复。
得到可用于光刻的正式掩模版。
直接由精缩和分步重复得到的叫做母版。
复印：
在集成电路生产的光刻过程中，掩模版会受磨损产生伤痕。
使用一定次数后就要换用新掩模版。
因此同一掩模工作版的需要数量是很大的，若每次工作版都采用精缩得到的母版是很不经济的。
因此在得到母版后要采用复印技术复制多块工作掩模版供光刻用。
7简述表征光刻胶特性、性能和质量的参数。
答：
表征光刻胶性质的量有下面几个：
1、响应波长
响应波长是能使光刻胶结构发生变化的光（或射线）的波长。
为了提高光学光刻的分辨率，光刻胶在向短波方向发展。
汞灯作为光源时所用胶的响应波长是紫光，400-550nm；氙-汞灯作为光源采用近紫外胶，响应波长在360nm附近；190nm的极紫外光刻胶正在研究之中。
电子束光刻胶对电子束有响应。
2、灵敏度
光刻胶的灵敏度是指单位面积上入射的使光刻胶全部发生反应的最小光能量或最小电荷量（对电子束胶）。
灵敏度以毫焦每平方厘米或mJ/cm2为单位。
提供给光刻胶的光能量值通常称为曝光量。
灵敏度越高，需要的光（或射线）能量越小，曝光时间越短。
灵敏度太低会影响生产效率，所以通常希望光刻胶有较高的灵敏度。
但灵敏度太高会影响分辨率。
通常负胶的灵敏度高于正胶。
3、抗蚀性
光刻胶胶膜必须保持它的粘附性，并在后续的湿刻和干刻中保护衬底表面。
这种性质被称为抗蚀性。
一些干法刻蚀工艺要在高温（如150℃）下完成，这需要光刻胶具有热稳定性以保持其形状。
抗蚀性越强，光刻胶性能越好。
4、粘滞性
对于液体光刻胶来说，粘滞性是评价其流动特性的定量指标。
粘滞性与时间相关，因为它会在使用中随着光刻胶中溶剂的挥发而增加。
粘滞性非常重要，因为硅片表面具有各种形貌，例如台阶和狭缝，在这些地方，它会影响光刻胶的厚度和均匀性。
随着粘滞性增加，光刻胶流动的趋势变小，它在硅片上的厚度增加，分辨率下降，但是抗蚀能力增强。
因此，选择胶的粘度时应根据需要来确定。
5、粘附性
光刻胶的粘附性描述了光刻胶粘着于衬底的强度。
光刻胶必须粘附于许多不同类型的表面，包括硅、多晶硅、二氧化硅（掺杂的和未掺杂的）、氮化硅和不同的金属。
光刻胶粘附性的不足会导致硅片表面上的图形变形。
光刻胶的粘附性必须保证光刻胶经受住曝光、显影和后续的工艺（例如刻蚀和离子注入）条件。
6、光刻胶的膨胀
在显影过程中，如果显影液渗透到光刻胶中，光刻胶的体积就会膨胀，这将导致图形尺寸发生变化。
这种膨胀现象主要发生在负胶中。
由于负胶存在膨胀现象，对于光刻小于3μm图形的情况，基本使用正胶来代替负胶。
正胶的分子量通常都比较低，在显影液中的溶解机制与负胶不同，所以正胶几乎不会发生膨胀。
因为正胶不膨胀，分辨率就高于负胶。
另外，减小光刻胶的厚度有助于提高分辨率。
因此使用较厚的正胶可以得到与使用较薄的负胶相同的分辨率。
在相同的分辨率下，与负胶相比可以使用较厚的正胶，从而得到更好的平台覆盖并能降低缺陷的产生，同时抗干法刻蚀的能力也更强。
7、微粒数量和金属含量
光刻胶的纯净度与光刻胶中的微粒数量和金属含量有关。
为了满足对光刻胶中微粒数量的控制，光刻胶在生产的过程中需要经过严格的过滤和超净的包装。
通过严格的过滤和超净包装，可以得到高纯度的光刻胶。
此外，即便得到了高纯度的光刻胶，在使用前仍然需要进行过滤。
因为即便在生产的过程中光刻胶已经经过了过滤和密封包装，随着存储时间的增加，光刻胶中的微粒数量还会继续增加。
过滤的精度越高，相应的成本也越高。
光刻胶的过滤通常是在干燥的惰性气体（如氮气）中进行的。
根据需要选择过滤的级别，一般直径在0.1μm以上的微粒都需要除去。
光刻胶的金属含量主要是指钠和钾在光刻胶中的含量。
因为光刻胶中的钠和钾会带来污染，降低器件的性能。
通常要求光刻胶的金属含量越低越好，特别是钠需要达到50万分之一原子。
这种低浓
升级会员 