计算机组成原理自测题与知识点汇总Word格式文档下载.docx
《计算机组成原理自测题与知识点汇总Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理自测题与知识点汇总Word格式文档下载.docx（24页珍藏版）》请在冰点文库上搜索。
A.译码电路B.溢出判断电路C.编码电路D.移位电路
13、某一SRAM芯片，其容量为1024×
8位，该芯片引出的地址线和数据线之和应为__C____。
A.13B.15C.18D.20
14、双端口存储器在__B____情况下会发生读/写冲突。
A.左端口与右端口的地址码不同B.左、右端口的地址码相同
C.左、右端口的数据码相同D.左、右端口的数据码不同
15、寄存器直接寻址方式中，操作数处在_A_____。
A.寄存器B.主存单元C.堆栈D.程序计数器
三、计算题（共20分）
1.已知x=+13,y=-11，用带求补器的原码阵列乘法器求x•y=？
并用十进制数乘法验证。
解：
设最高位为符号位，输入数据为[x]补=01101，[y]原=11011,[y]补=10101f;
乘积符号位运算：
x0Å
y0=0Å
1=1E7RE~
算前求补器输出|x|=1101,|y|=1011
|gr+_
1101RI`-v
×
1011
1101
1101
0000
+
10001111
算后求补器输出为01110001,加上乘积符号位1,最后得补码乘积值为1011100019k
利用补码与其值的换算公式，补码二进制数的真值是
x×
y=-1434
十进制数乘法验证：
x×
y=13+（-11）=-143十进制数乘法验证：
y=13+（-11）=-143sZ>
X{We
2.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
（１）命中率H=Nc/（Nc+Nm）=1900/（1900+100）=0.95"
2pT@}Y
主存慢于cache的倍率 r=tm/tc=250ns/50ns=5kUP-hu
访问效率 e=1/[r+（1-r）H]=1/[5+（1-5）]×
0.95=83.3%&
E^K`DD9
（２）平均访问时间 ta=tc/e=50ns/0.833=60ns
四、应用题（共50分）
1、（10分）用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问：
1）数据寄存器多少位？
2）地址寄存器多少位？
3）共需要多少个这样的器件？
4）画出此存储器的组成框图.
1、
（1）32；
（2）21；
（3）4*2=8；
（4）
2、（9分）某微机指令格式如下所示：
格式中D为位移量，X为寻址方式特征值：
X=00,直接寻址；
X=01,用变址寄存器R1进行变址
X=10,用变址寄存器R2进行变址
X=11,相对寻址
设（PC）=1234H，（R1）=0037H,（R2）=1122H,（.H代表十六进制数），请确定如下指令的有效地址：
（1）4420H
（2）2244H（3）1322H（4）3521H（5）6723H
2、解
（1）4420H=0100010000100000
因X=00，所以为直接寻址，所以E=D=00100000=20H
（2）2244H=0010001001000100
因X=10，所以为R2变址寻址，所以E=（R2）+D=1122H+44H=1166H
（3）1322H=0001001100100010
因X=11，所以为相对寻址，所以E=（PC）+D=1234H+22H=1256H
（4）3521H=0011100100100001
因X=01，所以为R1变址寻址，所以E=（R1）+D=0037H+21H=0058H
（5）6723H=0110011100100011
因X=11，所以为相对寻址，所以E=（PC）+D=1234H+23H=1257
计算机组成原理双学位B卷
一、填空题（20分，每空1分）
1、在计算机术语中，将____运算器____和__控制器______和在一起称为CPU，而将CPU和___存储器_____合在一起称为主机。
2、完成浮点加法或减法时，需要对阶、求和、规格化和舍入等步骤。
在对阶时，使小阶向大阶看齐，小阶的尾数向右移位。
每右移一位，其阶码加1，直至两数阶码相等为止。
3、主存储器的性能指标主要是___存储容量_______、____存取时间______、___存储周期_______和存储器带宽。
4、从操作数的物理位置来说，可将指令归结为三种类型：
存储器-存储器型，___寄存器—寄存器型___________，___寄存器—存储器型___________。
5、主存与Cache的地址映象方式有直接相联、全相联、组相连三种。
6、按照总线仲裁电路的位置不同，总线仲裁有集中式仲裁裁和分布式仲裁两种方式。
7、某计算机采用微程序控制，微指令格式中微操作码域共有16位。
若采用完全水平型微指令，则可以定义16种微操作，此时一条微指令最多可同时启动16个微操作。
若采用完全垂直型微指令，则可以定义216种微操作，此时一条指令最多可同时启动1个微操作。
二、选择题（10分，每题1分）
7、某机字长32位，其中1位表示符号位，31位表示尾数。
若尾数用定点整数补码表示，则所能表示最大正整数为___C___。
A、+（231-1）B、+（230-1）C、+231D、+（230+1）
8、假设下列字符码中有奇偶位校验，但没有数据错误，采用偶校验的字符码是___D___。
A、11001011B、11010110C、11000001D、11001001
9、运算器的主要功能是进行___B___。
A、算术运算B、算术运算与逻辑运算
C、逻辑运算与初等函数运算D、算术运算、逻辑运算和初等函数运算
10、EPROM是指__C____。
A、随机读写存储器B、可编程只读存储器
C、可檫除可编程的只读存储器D、只读存储器
11、指令系统中采用不同寻址方式的目的主要是___D___。
A、可直接访问外存
B、提供扩展操作码并降低指令译码难度
C、实现存储程序和程序控制
D、缩短指令长度，扩大寻址空间，提高编程灵活性
12、指令周期是指__C____。
A、CPU从主存取出一条指令的时间。
B、CPU执行一条指令的时间
C、CPU从主存取出一条指令加上执行这条指令的时间
D、时钟周期时间
13、总线中地址线的用处是__D____。
A、选择主存单元地址B、选择进行信息传输的设备
C、选择外存地址D、指定主存单元和I/O设备接口电路的选择地址
14、在__A____的微型计算机系统中，外设可以和主存储器单元统一编址，因此可以不用I/O指令。
A、单总线B、双总线C、三总线D、多总线
15、信息只用一条传输线，且采用脉冲传送的方式称为___A___。
A、串行传送B、并行传送C、并串型传送D、分时传送
16、CRT的分辨率额为1024×
1024，灰度256级，则刷新存储器的存储容量是__B____。
A、2MBB、1MBC、8MBD、1024B
三、计算问答题（30分，共5题，每题6分）
1）已知x=+0.1011，y=–0.0101，使用双符号位补码求x+y和x-y，并判断溢出。
[x]补=00.1011[x]补=00.1011
+[y]补=11.1011+[-y]补=00.0101
00.011001.0000
x+y=+0.0110x-y产生溢出
2）DRAM为什么需要刷新？
有哪些刷新方式？
DRAM存储器有电荷泄露，需定时补充。
通常有集中式、分散式和异步式三种刷新方式
3）若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。
6101010
OP
D1
D2
D3
OP：
操作码6位
D1：
第一操作数地址，10位
D2：
第二操作数地址，10位
D3：
第三操作数地址，10位
4）某磁盘共有9块盘片，16个面记录数据，每面有256磁道，每道16个扇区。
每个扇区512个字节，计算该磁盘的总存储容量。
16×
256×
512B=32MB
5）指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？
从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出指令流流向控制器（指令寄存器），从内存读出数据流流向运算器（通用寄存器）。
四、分析设计题（40分，共4题，每题10分）
1）用16k×
8位的SRAM芯片构成64K×
16位的存储器，要求画出该存储器的组成逻辑框图。
存储器容量为64K×
16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0），SRAM芯片容量为16K×
8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。
字扩展采用2：
4译码器，以16K为一个模块，共4个模块。
位扩展采用两片串接。
2）某计算机数据通路如下图所示。
其中M为主存，MBR为主存数据寄存器，MAR为主存地址寄存器，R0-R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自增能力），C、D为暂存器，ALU为算术逻辑单元，移位器为左移、右移、直通传送。
所有的双箭头表示信息可以双向传送。
请使用方框图语言按数据通路画出“ADD（R1），（R2）”指令的指令周期流程图。
该指令的含义是两个数进行求和操作，其中源操作数地址在寄存器R1中，目的操作数地址在寄存器R2中，结果存目的操作数地址（10分）
3）某CRT显示器可显示128种ASCII字符，每帧可显示80字×
25排；
每个字符字型采用7×
8点阵，即横向7点，字间间隔1点，纵向8点，排间间隔6点，帧频50HZ，采用逐行扫描方式。
问：
（1）缓存容量有多大？
（2）字符发生器ROM容量有多大？
（3）缓存中存放的是ASCII代码还是点阵信息？
（1）缓存容量：
80×
25=2KB。
（2）ROM容量：
128×
8=1KB。
（3）缓存中存放的是待显示字符的ASCII码。
计算机组成原理知识点汇总
一、冯．诺依曼思想体系——计算机由运算器、控制器、存储器、输入输出设备五部分组成，存储程序，按地址访问、顺序执行。
二、计算机系统的层次结构——微程序级→机器级→操作级→汇编→高级语言。
第二章
一、一个定点数由符号位和数值域两部分组成。
按小数点位置不同，定点数有纯小数和纯整数两种表示方法。
二、一个浮点数标准化表示由符号位S、阶码E、尾数M三个域组成。
其中阶码E的值等于指数的真值e加上一个固定偏移值。
三、为了计算机能直接处理十进制形式的数据，采用两种表示形式：
⑴字符串形式，主要用在非数值计算的应用领域；
⑵压缩的十进制数串形式，用于直接完成十进制数的算术运算。
四、数的真值变成机器码时有四种表示方法：
原码表示法，反码表示法，补码表示法，移码表示码。
其中移码主要用于表示浮点数的阶码E，以利于比较两个指数的大小和对阶操作。
五、字符信息属于符号数据，是处理非数值领域的问题。
国际上采用的字符系统是七单位的ASCII码。
六、直接采用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、字膜码等三种不同用途的编码。
七、为运算器构造的简单性，运算方法中算术运算通常采用补码加、减法，原码乘除法或补码乘除法。
为了运算器的高速性和控制的简单性，采用了先行进位、阵列乘除法、流水线等并行技术措施。
八、定点运算器和浮点运算器的结构复杂程度有所不同。
早期微型机中浮点运算器放在CPU芯片外，随着高密度集成电路技术的发展，现已移至CPU内部。
第三章
一、存储器分类——主存、辅存、cache
二、按介质分类——半导体、磁表面、激光
三、按存取方式分类——随机、顺序、半顺序
四、多级存储器结构——cache—主存—辅存
五、主存技术指标——存储容量、存取时间、存储周期、存储器带宽
六、DRAM刷新方式——集中式、分散式
七、多模块交叉方式——顺序方式、交驻方式
八、相联存储器组成——存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路。
九、CACHE与主存的地址映射方式——全相联映射方式、直接映射方式、组相联映射方式
第四章
一、操作数寻址方式——隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、相对寻址、基址寻址、变址寻址
二、指令寻址方式——顺序对寻址方式、跳跃寻址方式。
第五章
一、CPU的功能——指令控制、操作控制、时间控制、数据加工
二、CPU组成——运算器、控制器、CACHE
三、运算器组成——算术逻辑单元、累加寄存器、数据缓冲寄存器、状态条件寄存器
四、控制器组成——程度计数器、指令寄存器、指令译码器、时序产生器和操作控制器
五、控制寄存器——指令寄存器、程序计数器、地址寄存器、缓冲寄存器、
六、运算寄存器——累加器、状态寄存器、通用寄存器
七、操作控制器分类——时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型
八、指令周期——CPU取出并执行一条指令的周期
九、机器周期——通常用内存中读取一个指令字的最短时间规定，也叫CPU周期
十、时钟周期——节拍脉冲式T周期
十一、微命令——控制部件通过控制线向执行部件发出各种控制命令，这种命令叫微命令
十二、微操作——执行部件接受微命令后进行的操作叫微操作。
十三、微程序——一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫微程序
十四、微指令周期——微指令周期等于读出微指令的时间加上执行该条微指令的时间
十五、微命令编码的种类——位直接控制、字段直接控制、字段间接控制、混合编码译码、常数字段控制
十六、后继地址方式——计数器方式、多路转移方式、增量方式与断点方式结合
十七、水平型微指令与垂直型微指令比较——1。
水平型微指令操作能力强，效率高灵活性强、垂真型微指令较差；
2。
水平型微指令指令执行一条指令时间短，垂直型微指令执行时间长；
3。
水平型微指令解释指令的微程序，微指令字长微程序短，垂直型微指令微指令字短微程序长；
4。
水平型微指令难以掌握，垂直型微指令较容易。
十八、微指令与机器指令关系——一条机器指令由若干微指令组成的序列来实现
十九流水CPU并行处理技术——时间并行、空间并行、时间＋空间并行
二十、流水线三种相关——资源相关、数据相关、控制相关
二十一、CISC与RISC特征对比——P199表5．6
第六章
一、总线结构对计算机系统性能的影响——1。
最大存储容量，单总结系统中，对主存和外设的存取差别仅出现在总线地址不同，必须为外设保留某些地址，所以紧大存容量必小于计算机字长所决定可能地址总数，双总线系统中主存地址和外设地址现现不同总线上，存储容量不受外设影；
指令系统，双总线系统中CPU对存储总和系统总线有不同指令系统，访存操作和输入/输出操作有不同指令，单总线系统中，访问主存和I/O传送可使用相同操作码，便使用不同地址；
吞吐量，系统吞吐量主要取决于主存的存取周期，采用双端口存储器可以增加主存的有效速度，主存可以在同一时间内对两个端口完成读写操作，三总线系统中，CPU将一部分功能下放通道，通道管理外设并实现外设与主存的数据传送，因此吞吐能力比单总线强。
二、定时——所谓定时，是指事件出在总线上的时序关系，有两种方式：
同步定时和异步定时
第七章外设
五、磁盘地址组成——记录面、磁道、扇区
第八章I/O系统
一、I/O数据管理方式——软件：
程序查询方式、程序中断方式；
硬件：
直接内存访问（DMA）方式、通道方式、外围处理机方式。
二、程序中断方式——中断源、中断向量、中断屏蔽、中断优先级、多级中断、中断服务
三、中断概念——中断是指计算机由任何非寻常的或非预期的急需处理的事件引起CPU暂时中断现有程序的执行而转去执行另一服务程序来处理这些事件，等处理完成后又返回原程序这一整个执行过程。
五、DMA概念——是一种子完全由硬件执行I/O交换的工作方式，DMA控制器从CPU完全接管对总线的控制，数据不经过CPU，而直接在内存和I/O设备之间进行。
DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字个数计数，以中断方式向CPU报告传送操作结果。
六、DMA传送方式——停止CPU访问内存、周期挪用、DMA与CPU交替访问
七、通道——通道功能是执行指令，组织外围设备和内存进行数据传输，按I/O指令要求启动外设，向CPU报告中断等。
八、通道种类——选择通道、数组多路通道、字节多路通道
第九章、虚拟存储器管理方式——页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器。
第2章数据的表示和运算
主要内容：
（一）
数据信息的表示
1.
数据的表示
2.
真值和机器数
（二）
定点数的表示和运算
1.
定点数的表示：
无符号数的表示；
有符号数的表示。
2.
定点数的运算：
定点数的位移运算；
原码定点数的加/减运算；
补码定点数的加/减运算；
定点数的乘/除运算；
溢出概念和判别方法。
（三）
浮点数的表示和运算
浮点数的表示：
浮点数的表示范围；
IEEE754
标准
浮点数的加/减运算
（四）
算术逻辑单元
ALU
串行加法器和并行加法器
ALU
的功能和机构
2.3浮点数的表示和运算
2.3.1浮点数的表示
（1）浮点数的表示范围
•浮点数是指小数点位置可浮动的数据，通常以下式表示：
N=M·
RE
其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底）”，而且R为一常数，一般为2、8或16。
在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。
浮点数的机内表示
浮点数真值：
N=M×
2E
浮点数的一般机器格式：
数符阶符阶码值.尾数值
Ms
EJ
En-1……E0
M-1……M-m
1位1位n位m位
•Ms是尾数的符号位，设置在最高位上。
•E为阶码，有n+1位，一般为整数，其中有一位符号位EJ，设置在E的最高位上，用来表示正阶或负阶。
•M为尾数，有m位，为一个定点小数。
Ms=0，表示正号，Ms=1，表示负。
•为了保证数据精度，尾数通常用规格化形式表示：
当R＝2，且尾数值不为0时，其绝对值大于或等于0.5。
对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求。
阶码通常为定点整数，补码或移码表示。
其位数决定数值范围。
阶符表示数的大小。
尾数通常为定点小数，原码或补码表示。
其位数决定数的精度。
数符表示数的正负。
浮点数的规格化
字长固定的情况下提高表示精度的措施：
•增加尾数位数（但数值范围减小）
•采用浮点规格化形式
尾数规格化：
1/2≤M<
1最高有效位绝对值为1
浮点数规格化方法：
调整阶码使尾数满足下列关系：
•尾数为原码表示时，无论正负应满足1/2≤M<
1
即：
小数点后的第一位数一定要为1。
正数的尾数应为0.1x….x
负数的尾数应为1.1x….x
•尾数用补码表示时，小数最高位应与数符符号位相反。
正数应满足1/2≤M<
1，即0.1x….x
负数应满足-1/2>
M≥-1，即1.0x….x
浮点数的溢出判断——根据规格化后的阶码判断
•上溢——浮点数阶码大于机器最大阶码—中断
•下溢——浮点数阶码小于机器最小阶码—零处理。
（2）IEEE754标准
根据IEEE754国际标准，常用的浮点数有两种格式：
Ø
单精度浮点数（32位），阶码8位，尾数24位（内含1位符号位）。
升级会员 