双定时数字闹钟 课程设计.docx
《双定时数字闹钟 课程设计.docx》由会员分享，可在线阅读，更多相关《双定时数字闹钟 课程设计.docx（18页珍藏版）》请在冰点文库上搜索。
双定时数字闹钟课程设计
目录
第一章课程设计任务书
1.1课程设计的任务和目的…………………………………………
1.2课程设计的基本要求…………………………………………
1.3课程设计任务…………………………………………………
第二章双定时数字闹钟的组成和工作原理
2.1双定时数字闹钟的基本组成…………………………………………
2.11振荡器…………………………………………………
2.12分频器…………………………………………………
2.13计数器…………………………………………………
2.14译码器及显示器………………………………………
2.15校时电路………………………………………………
2.16扩展电路………………………………………………
2.2双定时数字闹钟的工作原理………………………………………
第三章方案论证及各电路的设计方法与分析
3.1方案论证……………………………………………………………
3.2振荡电路的设计……………………………………………………
3.3分频器的设计……………………………………………………
3.4计数器的设计……………………………………………………
3.5译码显示电路的设计……………………………………………
3.6校时电路的设计…………………………………………………
3.7扩展电路设计……………………………………………………
第四章安装与调试
4.1数字式闹钟电路的整机逻辑图…………………………………
4.2双定时数字闹钟的安装…………………………………………
4.3双定时数字闹钟的调试…………………………………………
4.31通电前的检查………………………………………
4.32通电调试与测试……………………………………
4.33设计中存在的不足…………………………………
第五章设计心得及体会
5.1总结与体会……………………………………………………
附录……………………………………………………
参考文献………………………………………………
鸣谢……………………………………………………
第一章课程设计任务书
1.1课程设计的任务和目的
使学生通过动脑动手解决一两个实际问题，巩固和运用在《数字电子技术》中所学的理论知识和实验技能，基本掌握常用模拟电路的一般设计方法，提高设计能力和动手能力，为以后从事电子电路设计、研制电子产品打下基础。
1.2课程设计的基本要求
1、掌握电子电路分析和设计的基本方法。
包括：
根据设计任务和指标初选电路；调查研究和设计计算确定电路方案；选择元件、安装电路、调试改进；分析实验结果、写出设计总结报告。
2、培养一定的自学能力、独立分析问题的能力和解决问题的能力。
包括：
学会自己分析解决问题的方；对设计中遇到的问题，能通过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能通过观察、判断、实验、再判断的基本方法解决实验中出现的一般故障；能对实验结果独立地进行分析，进而做出恰当的评价。
3、掌握普通电子电路的生产流程及安装、布线、焊接等基本技能。
4、巩固常用电子仪器的正确使用方法，掌握常用电子器件的测试技能。
5、通过严格的科学训练和设计实践，逐步树立严肃认真、一丝不苟、实事求是的科学作风，并逐步建立正确的生产观、经济观和全局观。
6、以下四个课题任选一个，三人一组，要求完成实物制作和设计报告，设计报告格式符合要求。
1.3课程设计任务
课题名称：
双定时数字闹钟
1.31功能要求
1、时钟功能：
具有24小时计时方式，显示时、分、秒。
2、能设定起闹时刻，响闹时间为1min，超过1min自动停止，具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
3、计时准确度：
每天计时误差不超过10s。
4、具有校时功能
1.32设计步骤与要求
1、拟定数字钟电路的组成框图，要求能实现所有功能，使用的元器件少，成本低。
2、设计并安装电路，要求布线整齐、美观，便于调试。
3、测试数字钟系统的逻辑功能，满足各项功能要求。
4、画出整机逻辑电路图。
5、写出设计报告。
第二章双定时数字闹钟的组成和工作原理
数字电子钟一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成（其中振荡器、分频器、计数器、译码器、显示器五部分称为主体电路），这都是数字电路的基本电路。
其基本逻辑功能框图如下所示：
图一、数字电子钟的逻辑功能框图
2.1数字电子钟的基本组成：
2.11振荡器
振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。
从数字电子钟的精度考虑，振荡频率越高记数精度越高。
但这回使振荡器的耗电量增大，分频器级数增多。
所以在确定频率时应同时考虑这两方面的因素再选择器材。
如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。
一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。
2.12分频器
振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率
来决定。
其功能主要有两个：
一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。
2.13计数器
有了“秒”信号了就可以根据60秒为一分，60分为一小时，24小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。
从这些计数器的输出可得到一分、一小时、一天的时间进位信号。
在秒计数器钟因为是60进制通常用两个十进制计数器的集成片组成，其中秒个位是十进制的、十位是6进制的。
可采用反馈归零法变“秒”十位为6进制，实现秒的60进制，同样，分计数器的与秒的一样，只是时计数器里需要变成24进制，也用反馈归零法实现。
2.14译码器及显示器
因为计数器全部采用8421BCD码十进制计数集成芯片，所以“秒”、“分”、“时”的个位和十位都有四个状态输出端（Qa、Qb、Qc、Qd）。
将这些输出端接至专门设计制造的译码电路，就可产生驱动七段数码显示器的信号。
常用的集成芯片有74LS48和4511等。
2.15校时电路
当数字钟接通电源或者计时出现误差时需要校正时间，校时电路的要求是：
在小时校正时不影响分和秒的正常计数；在分校时时不影响时和秒的正常计数；校时方式有“快校时”和“慢校时”两种，“快校时“是通过开关控制使计数器对1Hz的校时脉冲计数，“慢校时”是通过手动产生单脉冲作校时脉冲，校时的基本原理是将0.5秒的脉冲信号（可由分频器的第14级分频输出端直接获得），直接引进“时”计数器，同时将计数器置“0”，在时的指示调到需要的数字后，再切断“0.5”信号让计数器正常工作。
2.16扩展电路
一个完整的电子钟电路需要一些功能实现电路，如整点报时、定时控制、触摸报时……在本设计中我们要实现的是定时控制功能：
响闹时间为1min，超过1min自动停止，具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
2.2数字电子钟的工作原理：
由图一的逻辑功能可知，该电路的工作原理是由振荡器产生稳定的高频脉冲信号，作为数字钟的时间标准信号，再经分频器分频输出标准秒脉冲送至计数器计数，先送到秒计数器计满60后向分计数器进位，分计数器计满60向时计数器进位，时计数器再以“24翻1”的规律计数，计数器的输出经译码器送显示器，当计时出现误差时通过校时电路进行校时、校分、校秒。
扩展电路必需在主体电路正常的情况下才能正常进行扩展功能。
这里的扩展电路为整点报时电路，它由控制门电路和音响驱动电路组成，通过控制门电路来控制音响电路。
它可以独立成单独的电路，其性能好坏并不影响主体电路的正常工作。
且其可根据设计的要求与设计者的个人能力来决定要实现功能的多少。
第三章方案论证及各电路的设计方法与分析
3.1方案论证
数字电子钟有多种实现方式；我们可以通过纯数字电路实现，还可以通过单片机编程实现等。
通过纯数字电路实现实现又有多实现形式；以下通过几种具体的形式来加以说明：
1.振荡器的设计我们可以通过石英晶体振荡电路来实现也可以通过集成逻辑门与RC组成的时钟源振荡器、和由集成电路定时器555与RC组成的多谐振荡器来实现。
三种实现方式相比石英晶体振荡电路由与其振荡频率高因此计数精度也高。
其它两种相对而言就要低一些了。
2.分频器的设计也有多种，我们可以直接选用单片CD4060CMOS集成电路十四位二进制计数器/分频器可得到14级分频的不同信号，可选范围广，电路结构简单。
我们还可以选用多片中规模集成电路计数器74LS90级联获得所需的频率信号。
3.计数器的设计我们可以通过4518双重BCD加法计数器芯片，也可以选用74LS90与74LS92采用反馈归零法完成六十进制，用74LS74与74LS191采用反馈归零法完成二十四进制来实现。
4.译码器的设计我们可以选用74LS48译码芯片来实现，还可以通过CC4511BCD七段译码驱动器来实现。
需要说明，译码和显示电路是一体的，一旦选定了译码芯片就要选与其相匹配的显示器数码管，如果芯片的输出端为低电平有效我们就应该选用共阴数码管，相反，如果芯片的输出端为高电平有效我们就应该选用共阳数码管。
总之，设计方案多种多样，但本人能力有限，还有许多的方案根本都不知道，在此也不一一说明。
所以仅例这些供参考。
虽然方案有多种但我们只须要选用一种就够了，因此我们要择优而从，而所谓的优就是选择的电路结构简单、芯片少、价格实惠、购买方便。
本次设计就是采用这种指导思想来进行的。
具体的方案与实现形式在下面的数字电子钟的组成和工作原理及各电路的设计方法及其分析两章中将做具体的分析。
3.2振荡电路的设计：
作为电子钟的核心，振荡电路的好坏直接影响这产品的好坏以及设计的成败，所以该部分是设计的关键点。
前面已讲过振荡电路主要有石英晶体振荡器、由集成逻辑门与RC组成的时钟源振荡器、和由集成电路定时器555与RC组成的多谐振荡器。
如果对电子钟的精度要求较高的话就应该选石英晶体振荡器；如果对精度的要求不是很高的话则可以选择由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。
另外还要注意选材的经济性。
如果选用石英晶体振荡器所选用的晶振频率一般为32768Hz，其电路组成及其参数如图二所示，如果选用集成电路定时器555
与RC组成的多谐振荡器，其电路组成及其参数如图：
图二、石英晶体振荡器
图三、555与RC组成的多谐振荡器
本设计考虑到时钟的准确度采用了石英晶体振荡电路。
3.3分频器的设计
石英晶体振荡器或者555组成的多谐振荡器产生的时标信号并不能直接用来计时，必须把它变成周期为1秒的脉冲信号才能用来计时。
为此需要对时标信号进行分频处理，如果我们选用石英晶体振荡器那么它的晶振频率为32768Hz,需要对时标信号进行15分频。
由单片CD4060CMOS集成电路十四位二进制计数器/分频器可得到14分频的信号。
再将74LS74单片TTL集成电路双D触发器中的一个触发器接成计数器型，完成第十五级，从而得到周期为1秒的秒信号。
如果选用555组成的多谐振荡器因其输出的为1000Hz的信号，也需要经多次分频得到标准的秒信号，这可以通过选用3片中规模集成电路计数器74LS90来完成，74LS90芯片每片为十分之一分频，通过3片级联就能得到周期为1秒的标准秒信号了。
本设计采用CD4060CMOS集成电路十四位二进制计数器/分频器来实现.其引脚图如下:
图四:
CD4060引脚图
我们所需的2Hz的信号可以从芯片的3脚Q14直接得到.512Hz的信号可在芯片的4脚Q6得到,而1024Hz的信号可在5脚Q5得到.
3.4计数器的设计：
分和秒计数器都是模数为60的计数器，其计数规律为：
可以选用74LS90芯片级联组成模数为60的计数器。
也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制，而时计数器是一个二十四进制的特殊进制计数器，其要求是“24翻一”，计数规律为：
当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00时00分00秒”，实现日常生活的24小时计数制，在次可以选用74LS74与74LS191来实现，也可以选用4518集成芯片采用反馈归零法完成二十四进制。
由于4518使用起来简单，所用的芯片也少故本例采用4518来实现.
图五、4518引脚图图六、4518内部结构图
3.5译码显示电路的设计：
译码显示电路是将计数器输出的8421BCD码译成数码管显示所需要的高低电平。
所以在译码电路和数码管的选择上一定要注意匹配，如果我们选用的是阴极七段数码管，则译码电路就应该选择与其配套的共阴极七段数码驱动器。
译码显示电路可选用CC4511BCD七段译码驱动器，其芯片引脚如图七所示。
其中INA,INB,INC,IND与十进制计数器的四个输出端相连接,SEGA,SEGB,SEGC,SEGD,SEGE,SEGF,SEGG为驱动七段数码管显示器的信号输出引脚。
除此之外，还可以通过74LS48来驱动数码管。
本设计选用CC4511BCD七段译码驱动器以及与其匹配的数码管B547RFF七段共阴数码管，其引脚排列与各显示段如图八所示。
图七、CC4511BCD七段译码驱动器引脚图图八、B547RFF引脚图
图九、B547RFF的内部结构图
数字的段码显示表：
段码
数字
a
b
c
d
e
f
g
备注
0
L
L
L
L
L
L
H
由于译码芯片CC4511为4-7译码，其输出为7线，即abcdefg七段.
所以在电路设计时数码管5脚（DP）悬空，3脚与8脚都是接地脚为了走线方便可以只接其中之一.在数字显示方面数字6点亮的段码为cdefg、9点亮为abcfg.
1
H
L
L
H
H
H
H
2
L
L
H
L
L
H
L
3
L
L
L
L
H
H
L
4
H
L
L
H
H
L
L
5
L
H
L
L
H
L
L
6
H
H
L
L
L
L
L
7
L
L
L
H
H
H
H
8
L
L
L
L
L
L
L
9
L
L
L
H
H
L
L
3.6校时电路的设计：
由设计的要求：
记时准确度为每天记时误差不超过10s，可知该电路对校时电路的要求还是比较高的，设计的校时电路如图六所示，三个控制开关S1,S2,S3分别用来实现“时”、“分”、“秒”的校准，开关处于正常位置分别接高电平，D3,D6,D8被封锁，校准信号不能通过三个门，所以“时”、“分”、“秒”计数器按正常计数。
当将S1置校时位置时，S1闭合，D3打开，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示每0.5秒计一个字达到快速校时的目的。
同时，0.5秒的脉冲信号送入“分”计数器的置零端，使“分”置零，当“时”校准后，复位开关S1,再按下开关S2置“校分”位置，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CPa端和“秒”计数器的置零端，使“分”快速计数，同时，将“秒”计数器置零。
当分校到合适的数字后，复位开关S2，数字钟进入正常走时状态’。
“秒”校准开关S3控制着一RS触发器（可以选用74LS74双D触发器集成片中的一D触发器来实现RS的功能）的状态。
当S3置一“正常”位置时，触发器置“1”，
端输出低电平，关闭D8,Q端输出高电平，使D7打开，“秒”信号正常进入“秒”计数器，使时钟正常计时。
若开关S3置于“秒校”位置，则触发器置零，Q端输出低电平，封锁D7,“秒”信号不能通过，而
端输出高电平，打开D8,使0.5秒的信号进入“秒”计数器，此时“秒”计数器快速计时。
待“秒”校准后，松开复位S3，使其恢复置正常位置。
其中周期为0.5秒的脉冲信号取自分频器。
另外开关S1、S2、S3、在搏动时可能会产生抖动的现象，为了减少这种现象的发生可以在每个开关的两端各接一个电容以缓解抖动。
图十、校时电路
3.7扩展电路设计：
根据设计任务书可知本设计的扩展电路为：
能设定起闹时刻，响闹时间为1min，超过1min自动停止，具有人工止闹功能；止闹后不再重新操作，将不再发生起闹的定时控制电路。
其电路也应分为两部分，即控制门电路和音响电路。
其具体电路如下图所示：
图十一、闹时电路
数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。
不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
例要求上午8时30分发出闹时信号，持续时间为1分钟。
8时30分对应数字钟的时个位计数器的状态为（Q3Q2Q1Q0）H1＝1000，分十位计数状态为（Q3Q2Q1Qo）M2＝0011，分个位计数器的状态为（Q3Q2QlQ0）M1＝0000。
所以闹时控制信号Z的表达式为:
Z=（Q2Q1Q0）H1（Q2Q0）M2（Q3Q0）M1
上式中，M为上午的信号输出，要求M＝1。
如果用与非门实现逻辑功能，则可以将Z进行变换,实现上式的逻辑电路如图十一所示，其中74LS20为4输入二与非门，74LS03为集电极开路（OC门）的2输入四与非门，因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源十5V端之间应接一电阻RL，取RL＝3.3k由图可见上午8点30分时，音响电路的晶体管导通，则扬声器发出1kHz的声音。
持续1分钟到8点31分晶体管因输入端为“0”而截止，电路停闹。
（在试验版中的闹钟电路a1a2a3a4代表分的个位，a5a6a7代表分的十位，a8a9a10a11代表时的个位，a12a13代表时的十位。
）
第四章安装与调试
4.1数字式闹钟电路的整机逻辑图：
图十二、数字式闹钟电路的整机逻辑图
有了数字时钟电路的完整逻辑图和具体的设计方案就可以开始使用Protel软件来制作PCB板了，首先可以依照逻辑图从元件库中调出需要的芯片，再参照具体的设计图配合参考资料画出完整的原理图，在元件库中找不到的元件我们可以通过自己来制作再调用。
然后按照实物做好元件的封装，封装是一个非常容易出错的地方，需要足够的赖心和细心。
否则当你来安装电路板时你就会发现一个封装错误会给你带来很大的不便。
所以这一关一定要特别注意。
万事具备之后就可以倒入PCB了，倒入之后就可以布线了。
这一部就关系到板的布局，布线的美观等工艺性的东西了，需要提出由于集成片都有专用的集成座，所以芯片引脚只能底层走线，不能走的要通过放置过孔来调整。
其他不能顶层走线的也用同样的方法去做。
布线布好后就可以打印了，打印好后就用熨斗将其转印到敷铜板上，再用三氯化铁腐蚀。
之后打孔，再安装、焊接、调试。
（由于EWB软件中找不到CD4060芯片，使得我们原本打算进行的仿真实验无法顺利进行。
）
4.2双定时数字闹钟的安装：
在实验面板上组装数字式电子钟时，应严格按图连接引脚，注意走线整齐，布局合理，器件的悬空端、清“0”端，置“1”端要正确处理。
首先对照PCB图对应安装好各元器件并焊接好，焊接时一定要注意虚焊、短路等现象的发生。
并通过检查确认没问题才进行下一步操作。
另外芯片、数码管、三极管、蜂鸣器……的安装一定要注意极性。
千万别装反了。
插拔芯片时要注意用力均匀，避免芯片管脚在插拔过程中变弯、折断。
实践证明，新安装的电路板往往难以达到预期的效果，这是因为在设计的时候不可能周全地考虑元件的误差、器件参数的分散性、寄生参数等各种各样的客观因素。
此外，电路板的安装中仍存在有可能没有查出来的错误。
需要通过电路板的整体测试与调整，才可发现设计方案中的不足，之后查出电路安装中的错误并采取措施加以改进和纠正，就可以使之达到预定的技术要求。
本次设计采用的是PCB制作电路板布线还可以，线路清晰、腐蚀线路板较为理想。
只是打孔机的钻针太大了造成了有许多焊盘被打掉了，在焊接的时候花了很多时间且效果不是很好。
4.3双定时数字闹钟的调试：
4.31通电前的检查：
电路安装完毕后，必须在不通电的情况下，对电路板进行认真细致的检查，以便纠正安装错误。
检查应特别注意：
元器件引脚之间有无短路、断路。
IC座是否插反。
电源的正、负极性有没有接反，正、负极之间有没有短路现象，电源线、地线是否接触良好。
关于电源正、负极问题主要是在本次设该设计为了避免次问题在PCB制图的时候将地线稍微加宽。
4.32通电调试与测试：
在首次通电时不要把芯片装上去，应该首先用万用表测量各芯片的电源脚与接地脚之间的电压是否是标准的5伏电压，如果不是的话立马检查造成的原因，因为一旦芯片的电源脚与接地脚之间的电压超过5伏就有烧坏芯片的可能，低于5伏芯片不能正常工作。
在确认各芯片的电压为5伏后才将其一一对应装上，然后再观察电路板是否满足要求。
由于本次设计我们将电源板与双定时数字闹钟板分开了，使得电路的结构简单了不少，调试时也更方便。
调试按步骤一步一步逐级调试：
一旦发现错误，首先检查各芯片的电源线是否接上了，且是否有正常的工作电压。
之后再按照先振荡电路，其次分频电路，再计数电路，再译码电路，再显示电路，最后校时。
依次将主体电路检测并调试完成后就可以去检查扩展电路了。
在本设计中振荡电路的检测可以和分频电路一起进行，我们只要在CD4060芯片的第三脚测量输出电压就可以了，在这里最好使用指针式万用表来测量看指针是否摆动且周期是否为0.5秒。
如果是的话就表明这两级电路工作正常。
同样也用同样的方法去测量74LS74的第九脚看指针是否摆动且周期是否为1秒。
计数电路的检测主要就是看“分”和“秒”的计数制是否为60进制，“时”的计数制是否为24进制。
且“时”、“分”、“秒”之间是否有进位。
译码和显示电路的检测主要就是看译码芯片和数码管是否匹配，译码芯片和数码管之间是否有断路。
接高电平端与接低电平端的接法是否正确。
校时电路的检测主要就是看74LS00、74LS04、74LS74等芯片所组成的电路搭配是否正常。
定时控制电路的检测也可分为两部分，即控制门电路与音响电路。
音响电路只要看三极管是否接反或封装是否有错误就可以了，而控制门电路的检测就要看74LS00、74LS04、74LS20组成的组合逻辑电路是否正确。
以及从各计数器4518各引脚引出的信号是否正确。
4.33设计中存在的不足：
（1）用纯硬件实现数字钟，需要较多的芯片，不经济，且走线的难度也大大的加大了，直接导致了过孔的增多，焊接困难度的加大。
如果采用单片机编程来实现的话可能会更好一些。
（2）数码显示没有加限流电阻，加快了数码管的老化，大大降低了其工作寿命。
（3）元件的布局不够讲究、科学美观，尤其是在过孔处没处理好造成连线的不便；PCB板上没有采用相应的防干扰装置，如加去藕电容、没考虑线间的分布电容等。
（4）在本次设计中由于组员的能力有限，在原理图上没处理好导致了PCB板上就有跳线，影响了PCB板的美观度。
第五章设计心得及体会
经过几星期的努力,终于把这次课程设计做完了,虽然PCB板在调试的时候还有一些问题,结果不是很圆满,但时间紧蹙,我们也只好暂且放下,剩下的问题只好用以后的时间再去调试与改进。
这是我们做的第二次课程设计，与第一次《模拟电子技术》课程设计相比，这次的设计无
升级会员 