计算机体系结构复习题.docx
《计算机体系结构复习题.docx》由会员分享，可在线阅读，更多相关《计算机体系结构复习题.docx（10页珍藏版）》请在冰点文库上搜索。
计算机体系结构复习题
1.简述：
1）计算机体系结构研究的目的
答：
1.提高处理器速度2.提高单位时间内指令的执行条数3.提高工作主频
2）计算机系统中并行性的层次划分。
答：
1.指令内部的并行2.指令级的并行3.任务级（过程）的并行4.作业级的并行（程序级）
2.简述：
1）计算机体系结构、计算机组成、计算机实现的研究内容；2）这三者之间的关系（要求附图说明）与系列机的定义。
答：
1）计算机体系结构主要是研究软件，硬件功能分配以及高性能计算机设计技术；计算机组成主要研究计算机内部的数据流和控制流的组成及逻辑设计等，着重于机器内部事件的时序和控制机构；计算机实现主要研究处理器，主存储器等部件的物理结构，器件的集成度和速度，器件，模块，插件，底板的划分与连接等相关的制造工艺技术。
2）计算机组成是计算机体系结构的逻辑组成，计算机实现是计算机的物理实现。
即同一个计算机体系结构可以有多种计算机组成，而同一个计算机组成可以有多种计算机的实现方式。
系列机：
是指同一生产厂家通过同一计算机体系结构生产的具有不同的计算机组成和不同计算机实现的，软件上兼容，性能上不同的一系列计算机。
3.简述：
1）程序局部性原理；2）程序局部性原理在多级存储体系中的应用。
答：
1）局部性原理：
在任一小的时间范围内，程序对存储器的访问集中于小的存储区域内；局部性表现在处理器发出的访问地址随时间局部集中，在聚集区内可出现重复地址
2）虚拟存储器的设计来源于程序的局部性原理（虚拟存储器=主存+辅存，虚拟存储器的速度约等于主存速度）
4.简述提高存储器带宽的主要途径。
简述：
1）存储系统性能评价的关键指标，2）提高存储系统性能的基本途径。
提高带宽：
1.缩短访问周期2.拓宽存储器字长3.既缩短访问周期，同时拓宽字长
1）关键指标：
带宽
2）提高存储器性能的途径：
1.器件技术，缩短访问时间2.多体并行存储器结构（拓宽字长，缩短周期）3.多级存储器层次结构（既提高容量，有提高带宽）
5.超长字存储方案单缓冲结构图及工作原理描述。
工作原理：
一次性读入多个数据字到一个缓冲行中，根据需要更新或写入相应单元的内容，提高存储器的访问速度。
6.超长字存储方案双缓冲结构图及工作原理描述。
1.访问行地址同时与缓冲行A，B中的地址比较
2.如果A或者B的地址与访问行地址相等，则用访问行内地址通过相应的数据选择分配器对缓冲行的相应单元进行读写；如果是写入操作则设置数据行相应的标志位（这里没有显示出来），操作结束。
3.如果A与B的地址与访问行的地址都不相等，则通过仲裁器按照LRU算法判断对那个缓冲行进行操作。
4.确定了操作的缓冲行后，根据确定的缓冲行（A或B）的修改标志位启动相应的存储体，根据关联行地址写入需要修改的存储单元。
5.用访问行地址启动存储体，读出访问行打入到刚才仲裁器确定的缓冲行中，并清除修改标志位。
6.如果是读操作，则将该缓冲行中的数据通过MUX根据访问行内地址打入到数据总线，结束操作。
7.如果是写操作，则将数据总线的数据通过分配器根据访问行内地址打入该缓冲行，并设置修改标志位，结束操作。
7.简述虚拟存储器中的两级地址变换过程（要求附图说明）与地址变换的加速、方法。
答：
两级地址变换过程：
通过虚拟地址提供的段号与当前进程的段表基地址（段表基地址+段号）查找页表基地址，根据页表基地址和页号（页表基地址+页号）查找页表获得实页号，根据实页号和业内地址拼接得到实际物理地址（实页号+页内地址）
地址变换加速的方法：
压缩地址变换级数，将两级地址变换压缩成一级地址变换。
采用虚页号-实页号转换表，并采用硬件TLB实现快速检索。
段号和虚页号作为检索标志，实地址作为检索结果。
（TLB存储的最常用的页表项，实际就是查找快表）
8.简述4路组相联Cache的工作机制，并画出逻辑结构电路图。
（附图说明）。
9.简述Cache的三种典型结构及其特点（附地址划分及引用图说明）。
答：
1.组相联结构
2.直接相联结构
3.全相联结构
10.简述实地址Cache在虚拟存储器中的工作过程及其加速作用。
1.查找TLB，若命中，则形成实地址。
若未命中，则通过查找段，页表两级变换获得实地址。
2.用实地址访问Cache，若命中，则获得数据完成操作。
若未命中，则启动主存获得数据并刷新cache。
加速作用：
1.加速虚拟存储器的访问2.加速虚地址到实地址的变换
11.简述虚地址Cache在虚拟存储器中的工作过程及其加速作用。
过程：
1.通过虚地址访问cache，如果命中则获得数据完成操作
2.如果虚地址未命中，则启动TLB获得实地址查找主存并刷新cache
3.如果TLB未命中则通过两级变换获得实地址查找主存，并刷新TLB和cache
12.简述影响流水线性能的主要因素，并举例说明流水线的阻塞情况以及提高流水线吞吐率的主要途径。
答：
主要因素：
1.指令长度不均一2.流水段操作时间不均一3.转移相关，即下一条指令的地址依赖于上一条指令的执行结果4.数据相关，数据相关指流水线中下一条指令的操作数依赖于上一条指令的执行结果。
例：
假设一个基本的流水段周期等于存储器的访问周期，如果下一条指令的执行过程中，取指令IN站2个周期，取操作数占2个周期，进入流水线后下一条指令的执行就要在流水线如果出和流水线内部推迟执行。
提高主要途径：
a.采用RISC指令集
b.采用并行结构直接压缩段操作时间（往往受限）
c.采用流水线技术将段细分成多段流水处理（常用方法）
d.预测转移的目的地址
e.延迟转移，保持流水线满负荷运行
f.通过优化编译技术，调整执行顺序使指令之间不相关
g.通过硬件检测数据相关，采用内部前推技术将执行结果直
接送下一条指令的执行段
h.动态调整指令执行顺序
13.简述：
流水段细分的目的与流水段细分的类型，并举例说明。
类型：
串行流水结构（细分多段允许做串行多步处理，如乘除法运算）
并行重叠结构（细分成多段非串行多步处理，如存储访问）
14.简述指令流水线中寄存器变名的作用，并举例说明。
答：
通过修改定向寄存器IDR指针来分配OPR，可以为一个LDR在OPR寄存器组中形成多个副本
举例：
当指令进入执行段时，对数据寄存器A分配几个操作数寄存器OPR
假设A的初值在OPR1中，当需要修改A时给它分配一个OPR，引用A的内容变成引用A当前对应的OPR的内容；当指令按程序次序压入执行段中后，A按先后次序在执行段中形成3个副本：
OPR1、OPR2、OPR3，可交换并行/并发执行
15.简述RISC处理器的技术优势。
答：
①适应流水线处理和减少指令译码延迟:
需要简化指令格式和压缩指令条数，采用统一的指令格式
②RISC思想适合VLSI技术:
简化指令系统可以简化指令译码和控制器的结构，节省芯片面积，用于制作寄存器堆和在片Cache，减少处理机与主存之间的信息流量
③RISC设计技术中，十分重视指令流的统计分析和软硬件相结合的优化编译技术
16.假设功能A通过一4段流水线S1、S2、S3和S4实现，流水线预留表如下所示，试设计一种单功能流水线控制器，避免发生流水线冲突。
T1
T2
T3
T4
T5
T6
T7
T8
S1
X
X
X
S2
X
X
X
S3
X
X
S4
X
X
X
功能A预留表
过程：
1）移位寄存器输出“0”，则允许启动请求，否则禁止启动新任务的请求
2）如果允许启动，则启动新任务，寄存器先移动一位，再与冲突向量相或修改其内容（新旧任务叠加）
3）如果禁止启动，则启动请求保持（等待），寄存器输入“0”移位
17.简述数据驱动机制及其在流水线中的应用。
数据驱动机制:
数据流机采用数据驱动方式工作，其工作原理与传统的冯•诺依曼机根本不同：
它的指令不是在中央控制器的控制下顺序执行，而是在数据的可用性控制下并行执行。
可归纳为两点：
当指令所需的数据可用时，该指令才可执行（
指令的执行不受其它控制条件的约束，只要它所需的操作数齐备并且可用时即可同时执行
操作结果不受指令执行顺序的影响
这是数据流机所特有的指令操作异步性和操作结果确定性）
（2）任何操作都是纯函数操作（
在数据流计算机中没有变量概念，也不设置状态，在指令之间直接传送数据（传值）
因此，操作结果不产生副作用（sideeffect），不改变机器状态，从而具有纯函数的特点）
在流水线中的应用：
（1）串行控制流模型（传统的冯•诺依曼机中采用）
（2）并行控制流模型（并行多处理机系统中采用）
两者的根本区别在于：
程序的表示方法中对计算顺序的控制方法不同
例如，要计算一算术表达式：
x=（a+b）*（a-c）
18.23立方体交换网络
19.N叉树的优先搜索算法
N叉树深度优先搜索机制及算法
利用对栈保存回溯的节点。
1）初始化：
将根节点压栈；
2）节点出栈作为当前父节点；
3）搜索当前父节点的子节点，若无子节点并且栈空则结束；
4）如果当前父节点有下层子节点，则将同层子节点压栈；
5）返回2）。
N叉树广度优先搜索机制及算法
利用队列保存下层要搜索的节点。
1）初始化：
将根节点进队；
2）节点出队列作为当前节点，
3）搜索当前节点的子节点，若无子节点并且队列空则结束；
3）如果当前节点有下层子节点，则将同层子节点进队列；
4）返回2）。
补充：
计算机体系结构的分类目的和方法：
目的：
有助于理解和对比
方法：
弗林分类法（指令流和数据流的多重性）
1.单指令流单数据流机
2.多指令流单数据流机
3.单指令流多数据流机
4.多指令流多数据流机
冯氏分类法（数据处理的并行度）
1.字串位串2.字串位并3.字并位串4.字并位并
带宽的定义：
单位时间内所传送、处理、交换的二进制位数带宽=字长/周期
升级会员 