实用资料射频电路板设计技巧.docx
《实用资料射频电路板设计技巧.docx》由会员分享，可在线阅读，更多相关《实用资料射频电路板设计技巧.docx（13页珍藏版）》请在冰点文库上搜索。
实用资料射频电路板设计技巧
实用资料——射频电路板设计技巧
成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。
而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。
近几年来，由于蓝牙设备、无线局域网络（WLAN）设备，和移动电话的需求与成长，促使业者越来越关注RF电路设计的技巧。
从过去到现在，RF电路板设计如同电磁干扰（EMI）问题一样，一直是工程师们最难掌控的部份，甚至是梦魇。
若想要一次就设计成功，必须事先仔细规划和注重细节才能奏效。
射频（RF）电路板设计由于在理论上还有很多不确定性，因此常被形容为一种「黑色艺术」（blackart）。
但这只是一种以偏盖全的观点，RF电路板设计还是有许多可以遵循的法则。
不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理。
重要的RF设计课题包括：
阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等，本文将集中探讨与RF电路板分区设计有关的各种问题。
微过孔的种类
电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔（microvia）。
通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔（blindvia）、埋孔（buryvia）和通孔（throughvia）。
盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率（孔径）。
埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。
上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。
第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。
采用分区技巧
在设计RF电路板时，应尽可能把高功率RF放大器（HPA）和低噪音放大器（LNA）隔离开来，简单的说，就是让高功率RF发射电路远离低噪音接收电路。
如果PCB板上有很多空间，那么可以很容易地做到这一点。
但通常零组件很多时，PCB空间就会变的很小，因此这是很难达到的。
可以把它们放在PCB板的两面，或者让它们交替工作，而不是同时工作。
高功率电路有时还可包括RF缓冲器（buffer）和压控振荡器（VCO）。
设计分区可以分成实体分区（physicalpartitioning）和电气分区（Electricalpartitioning）。
实体分区主要涉及零组件布局、方位和屏蔽等问题；电气分区可以继续分成电源分配、RF走线、敏感电路和信号、接地等分区。
实体分区
零组件布局是实现一个优异RF设计的关键，最有效的技术是首先固定位于RF路径上的零组件，并调整其方位，使RF路径的长度减到最小。
并使RF输入远离RF输出，并尽可能远离高功率电路和低噪音电路。
最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将RF线走在表层上。
将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可减少RF能量泄漏到层叠板内其它区域的机会。
在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。
RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。
正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么零组件布局通常在移动电话PCB板设计中占大部份时间的原因。
在移动电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。
这需要一些技巧来确保RF能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲孔。
可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域，来将过孔的不利影响减到最小。
金属屏蔽罩
有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，例如：
制造成本和装配成本都很高。
外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面上，而且必须与零组件保持一个适当的距离，因此需要占用宝贵的PCB板空间。
尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好将信号线路层的下一层设为接地层。
RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线出去，不过缺口处周围要尽可能被广大的接地面积包围，不同信号层上的接地可藉由多个过孔连在一起。
尽管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。
电源去耦电路
此外，恰当而有效的芯片电源去耦（decouple）电路也非常重要。
许多整合了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。
（图一）
最小电容值通常取决于电容本身的谐振频率和接脚电感，C4的值就是据此选择的。
C3和C2的值由于其自身接脚电感的关系而相对比较大，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪音信号。
RF去耦则是由电感L1完成的，它使RF信号无法从电源线耦合到芯片中。
因为所有的走线都是一条潜在的既可接收也可发射RF信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。
这些去耦组件的实体位置通常也很关键。
这几个重要组件的布局原则是：
C4要尽可能靠近IC接脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC接脚与C4的连接走线要尽可能短，这几个组件的接地端（尤其是C4）通常应当藉由板面下第一个接地层与芯片的接地脚相连。
将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感L1应该靠近C1。
一个集成电路或放大器常常具有一个集电极开路输出（opencollector），因此需要一个上拉电感（pullupinductor）来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感的电源端进行去耦。
有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够的空间，那么去耦效果可能不佳。
尤其需要特别注意的是：
电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。
电气分区
电气分区原则上与实体分区相同，但还包含一些其它因素。
现代移动电话的某些部份采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。
这意味着移动电话需要具备多种电源，而这产生更多的隔离问题。
电源通常由连接线（connector）引入，并立即进行去耦处理以滤除任何来自电路板外部的噪音，然后经过一组开关或线性稳压器之后，进行电源分配。
在移动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的瞬态压降（voltagedrop）能减到最低。
为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。
此外，如果不能在高功率放大器的电源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块电路板上，并带来各种各样的问题。
高功率放大器的接地相当重要，并经常需要为其设计一个金属屏蔽罩。
作者：
Houseivan
发表时间：
2006-3-2210:
26:
54
————PCBLayout中的走线策略————
布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？
从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：
一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W（Er）1/2/Z0
在上式中，C就是指拐角的等效电容（单位：
pF），W指走线的宽度（单位：
inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps
通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：
ρ=（Zs-Z0）/（Zs+Z0），一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。
然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。
也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。
至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。
当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
2．差分走线
差分信号（DifferentialSignal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？
在PCB设计中又如何能保证其良好的性能呢？
带着这两个问题，我们进行下一部分的讨论。
何为差分信号？
通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（lowvoltagedifferentialsignaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：
认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。
差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。
当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。
也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？
不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
误区二：
认为保持等间距比匹配线长更重要。
在实际的PCB布线中，往往不能同时满足差分设计的要求。
由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.
PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：
认为差分走线一定要靠的很近。
让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。
虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。
如何才能保证差分走线具有良好的隔离和屏蔽呢？
增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。
此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）.
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。
此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。
在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
3．蛇形线
蛇形线是Layout中经常使用的一类走线方式。
其主要目的就是为了调节延时，满足系统时序设计要求。
设计者首先要有这样的认识：
蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。
但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
那么，蛇形线对信号传输有什么影响呢？
走线时要注意些什么呢？
其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。
可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。
下面是给Layout工程师处理蛇形线时的几点建议：
1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。
通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3．带状线（Strip-Line）或者埋式微带线（EmbeddedMicro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。
理论上，带状线不会因为差模串扰影响传输速率。
4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5．可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。
6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7．有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。
作者：
Houseivan
发表时间：
2006-3-2210:
29:
52
目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。
例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。
因此，在设计印制电路板的时候，应注意采用正确的方法。
地线设计
在电子设备中，接地是控制干扰的重要方法。
如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。
电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。
在地线设计中应注意以下几点：
1.正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。
当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2.将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。
要尽量加大线性电路的接地面积。
3.尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。
因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。
如有可能，接地线的宽度应大于3mm。
4.将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。
其原因在于：
印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
作者：
Houseivan
发表时间：
2006-3-2210:
31:
30
电感和磁珠的什么联系与区别 （转帖自电子工程师Blog）
电感是储能元件，而磁珠是能量转换（消耗）器件
電感多用于电源滤波回路，磁珠多用于信号回路，用于EMC对策磁珠主要用于抑制电磁辐射干扰，而电感用于这方面则侧重于抑制传导性干扰。
两者都可用于处理EMC、EMI问题。
磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过错50MHZ。
地的连接一般用电感，电源的连接也用电感，而对信号线则采用磁珠？
但实际上磁珠应该也能达到吸收高频干扰的目的啊？
而且电感在高频谐振以后都不能再起电感的作用了,先必需明白EMI的两个途径，即：
辐射和传导，不同的途径采用不同的抑制方法。
前者用磁珠，后者用电感。
对于扳子的IO部分，是不是基于EMC的目的可以用电感将IO部分和扳子的地进行隔离，比如将USB的地和扳子的地用10uH的电感隔离可以防止插拔的噪声干扰地平面？
电感一般用于电路的匹配和信号质量的控制上。
在模拟地和数字地结合的地方用磁珠。
在模拟地和数字地结合的地方用磁珠。
数字地和模拟地之间的磁珠用多大,磁珠的大小（确切的说应该是磁珠的特性曲线）,取决于你需要磁珠吸收的干扰波的频率,为什么磁珠的单位和电阻是一样的呢？
？
都是欧姆！
！
磁珠就是阻高频嘛，对直流电阻低，对高频电阻高，不就好理解了吗，比如1000R@100Mhz就是说对100M频率的信号有1000欧姆的电阻,因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。
磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。
一般以100MHz为标准，比如2012B601，就是指在100MHz的时候磁珠的Impedance为600欧姆。
在很多产品中，交换机的两个地用电容连接起来，为什么不用电感？
我估计（以下全部估计，有错请指点）
如果用磁珠或者直接相连的话，人体静电等意外电平会轻易进入交换机的地，
这样交换机工作就不正常了。
但如果它们之间断开，那么遭受雷击或者其他高压的时候，两个地之间的电火花引起起火……
加电容则避免这种情况。
对于加电容的解释我也觉得很勉强呵呵，
请高手指教！
交换机的地，是通过两个地之间的之间的电容去消除谐波。
就像高阻抗的变压器一样，他附加了一个消除谐波的通路！
我自己认为！
请指正！
铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。
铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使得线上的损耗很小。
在高频情况下，他们主要呈电抗特性比并且随频率改变。
实际应用中，铁氧体材料是作为射频电路的高频衰减器使用的。
实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。
铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由他的电阻特性决定的。
线圈，磁珠
有一匝以上的线圈习惯称为电感线圈，少于一匝（导线直通磁环）的线圈习惯称之为磁珠。
用途由起所需电感量决定。
请教：
对于骅讯的USB声卡方案中，在UBS电源端与地端也分别接有一个磁珠，不知是否有人清楚，但是在实际生产中也有些工程把磁珠用电感去代替了，请问这样可以吗？
那里的磁珠是起什么作用哟？
作为电源滤波，可以使用电感。
磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了
作者：
Houseivan
发表时间：
2
升级会员 