基于FPGA的GPS的时钟同步毕业设计.doc

基于FPGA的GPS的时钟同步毕业设计.doc

《基于FPGA的GPS的时钟同步毕业设计.doc》由会员分享，可在线阅读，更多相关《基于FPGA的GPS的时钟同步毕业设计.doc（65页珍藏版）》请在冰点文库上搜索。

摘要

本文在综合分析基于GPS的标准定时系统应具备的主要功能和FPGA特点的基础上，提出了一种基于GPS的标准定时系统设计方案，实现了高精度时间信号和时、分、秒同步脉冲的输出，时间信息的显示等功能。

FPGA作为系统核心提高了数据的处理速度和同步精度。

本设计采用FPGA作为GPS同步时钟装置的控制和数据处理核心，取代目前应用较多的以单片机为核心的控制和数据处理单元，在减小系统体积、降低开发和维护成本以及提高系统稳定性的同时，通过对设计的优化，加快了数据的处理速度，提高了同步精度，并实现了秒脉冲在GPS失步时的平滑切换，有着重要的应用价值。

同时，基于FPGA的设计也使系统实现了小型化的目标，提高了系统稳定性，并使维护和升级更加方便。

通过时序仿真和分析验证，基于FPGA的设计方案完全能够满足GPS同步时钟对于较高的同步精度的要求。

FPGA芯片总的逻辑单元占用情况为系统升级预留了较多的资源。

以此设计作为平台，根据不同的应用要求，可以方便地扩展出不同的功能单元，比如网络授时接口、IRIG-B编码输出等更多形式的输出模块。

关键词：

可编程逻辑门阵列、全球定位系统、时钟

Abstract

ThecomprehensiveanalysisofthestandardGPS-basedtimingsystemshouldhavethemainfunctionsandfeaturesbasedontheFPGA,thispaper,astandardGPS-basedtimingsystemdesigntoachievehigh-precisiontimesignalandthehours,minutes,secondssynchronizationpulseoutput,thetimeinformationdisplay.FPGAasthecoreofthesystemimprovesthedataprocessingspeedandsynchronizationaccuracy.

ThisdesignusesFPGAdevicesasGPSsynchronizedclockcontrolanddataprocessingcore,moretoreplacethecurrentapplicationasthecoreMCUcontrolanddataprocessingunit,andreducesystemsize,reducedevelopmentandmaintenancecostsandincreasesystemstabilityMeanwhile,theoptimizationdesigntospeedupdataprocessingspeed,improvethesynchronizationaccuracy,andachieveasecondpulseintheGPSwhenthesmooth-stepswitch,hasanimportantvalue.Atthesametime,FPGA-baseddesignalsomakesthesystemtoachievethegoalofminiaturization,improvedsystemstability,andtomaintainandupgrademoreconvenient.

Verifiedbytimingsimulationandanalysis,thedesignofFPGA-basedfullyabletomeettheGPSsynchronizedclocksynchronizationforhighaccuracyrequirements.FPGAchip,thelogicalunitoftotaloccupancyforthesystemsetasidemoreresourcestoupgrade.Thisdesignasaplatform,accordingtodifferentapplicationrequirements,youcaneasilyexpandthefunctionsofdifferentunits,suchasnetworktimeserviceinterfaces,IRIG-Bcodeoutput,moreformsofoutputmodule.

Keywords:

FPGA,GPS,clock

II

目录

摘要 I

Abstract II

1绪论 1

1.1课题研究背景 1

1.2课题研究的目的和意义 3

1.3论文章节安排 3

2系统技术平台简介 5

2.1FPGA概述 5

2.2GPS概况 10

2.3RS-232标准串行接口总线 12

3统硬件设计 15

3.1系统硬件设备 15

3.2系统设计总体框图 15

3.3分块设计说明 16

4标准定时系统的软件设计 22

4.1软件设计原理 22

4.2程序分析 25

总结 29

致谢 30

参考文献 31

附录 32

1绪论

1.1课题研究背景

基于GPS的标准定时系统是在综合分析GPS同步时钟应具备的主要功能和FPGA特点的基础上提出的，能够实现UTC时间与北京时间的转换、显示等功能。

全球定位系统（GPS）是一种基于卫星的全天候、被动式导航系统，由于其精度高、使用经济简单等特点，已经成为目前应用最为广泛的一种定位和授时系统。

基于FPGA的标准定时系统就是一种利用GPS提供的位置和时间等信息，经过解码，将标准的时间信号输出给用户设备的装置，在电力、通讯等领域有着重要的应用。

另外，根据不同的应用需要，同步时钟还可以提供时间和定位信息的显示以及时、分、秒同步脉冲的输出等功能。

现场可编程门阵列（FPGA）是一种大规模、高速、低功耗、可反复编程的集成电路芯片，是目前中小型系统提高集成度和可靠性的最佳选择之一。

FPGA的时钟频率可以达到几百兆赫兹，再加上并行处理的特性，可以达到很高的处理速度，使其非常适合应用于像同步时钟之类对时间精度有较高要求的实时系统。

此外，FPGA集成度高，可以将系统中很多外围接口芯片集成到片内，减小了制板面积，有利于降低成本，减少功耗，提高系统的稳定性。

同时，很多FPGA芯片支持在系统编程，这给系统开发提供了很大的灵活性，并且使维护和升级更加方便。

1.1.1GPS的发展现状

全球定位系统GPS（Global　Positioning　System）不仅具有全球、全天候、连续实时的精密三维导航与定位能力，而且具有世界上认可的时间系统，因而有着广泛的应用价值和发展潜力．特别是近10年来，GPS定位技术得到迅速发展，应用领域日益广泛．GPS不仅可用于航天定位，而且可以应用于高精度定位、高精度时间传递、外弹道与卫星轨道测量、武器制导和民用航空导航等方面．

全球定位系统（GlobalPositioningSystem-GPS）是美国从本世纪70年代开始研制，历时20年，耗资200亿美元，于1994年全面建成，具有在海、陆、空进行全方位实时三维导航与定位能力的新一代卫星导航与定位系统。

随着全球定位系统的不断改进，硬、软件的不断完善，应用领域正在不断地开拓。

目前，以GPS为代表的卫星导航应用产业已成为当今国际公认的八大无线产业之一。

随着技术的进步、应用需求的增加，GPS以全天候、高精度、自动化、高效率等显著特点及其所独具的定位导航、授时校频、精密测量等多方面的强大功能，已涉足众多的应用领域，使GPS成为继蜂窝移动通信和互联网之后的全球第三个IT经济新增长点。

1、主要应用领域 

（1）民用领域 

在定位导航方面，GPS的使用对象主要是汽车、船舶和飞机等运动物体。

例如船舶远洋导航和进港引水，飞机航路引导和进场降落，汽车自主导航定位，地面车辆跟踪和城市智能交通管理等。

此外，对于警察、消防及医疗等部门的紧急救援、追踪目标和个人旅游及野外探险的导引等，GPS都具有得天独厚的优势。

在日常生活中，GPS还可用于人身受到攻击危险时的报警，特殊病人、少年儿童的监护与救助，生活中遇到各种困难时的求助等。

使用时只需按动带有移动位置服务的GPS手机按钮，警务监控中心和急救中心在几秒钟内便可获知报警人的位置并提供及时的救助。

目前国际上具有代表性的GPS公司，主推测量仪器的有天宝公司、徕卡公司、诺华达公司和佳瓦特公司等，主推导航设备和GPS OEM板的有高明公司、麦哲伦公司、摩托罗拉公司、洛克韦尔公司和瑟孚科技公司等。

（2）军事领域

在军事领域，GPS也已从当初的为军舰、飞机、战车、地面作战人员等提供全天候、连续实时、高精度的定位导航，扩展到成为目前精确制导武器复合制导的一种重要技术手段。

其工作原理是利用弹上安装的GPS接收机接收4颗以上导航卫星播发的信号来修正导弹的飞行路线，提高制导精度。

区别于误差较大、精度较低的民用标准定位服务，军方使用的是精密定位服务。

资料显示，未配置GPS制导系统之前，美军的“战斧”（BGM－109C）巡航导弹的圆概率误差约为9米，在其惯性＋地形匹配制导系统中加入GPS后，圆概率误差降至3米，制导精度大大提高。

2、全球GPS产业的结构与现状 

GPS开始进入民用之后，使用者终端的GPS产品便成了当前GPS主要的市场内容。

一般来说，GPS的使用者终端主要是指各种用途的GPS接收机，例如用于航空和航海的接收机、汽车导航设备、用于登山和休闲的手持式接收机等类型的终端产品，而一般手持式GPS产品的组成部分，就如同移动电话或个人数字助理（PDA）的结构一样，也包括了内部的天线、芯片组和电池等，以及外部的按键和LCD面板等相关零组件。

目前全球GPS相关厂商的产品中又以GPS应用产品与内部的专用芯片组发展最受关注。

截至去年，全球约有十余家生产GPS专用芯片的制造商，除了少数几家是以GPS芯片为主要产品的制造商，如瑟孚科技公司，其它则多为以通信芯片为主的制造商，如飞利浦、摩托罗拉和科胜讯等。

据估计，到2006年GPS芯片的全球市场值将达50亿美元。

从上世纪80年代初期第一个GPS商用产品出现至今，GPS产品重量从100磅（约为45千克）降为100克，而价格也从十几万美元降为现在的几百美元。

目前全球GPS应用产品的制造商已超过30家以上，主要领导厂商有高明国际公司、麦哲伦公司和天宝导航有限公司等。

天宝公司以生产系统端的GPS产品为主，从军用空军流量控制系统到航空用雷达系统皆在其营运范围之内。

近年来，该公司进一步结合了无线通信的定位技术，例如与英飞凌公司合作开发用于无线通信系统端的First GPS架构与M－loc模块，以期在无线定位设备市场中抢占先机。

1.1.2FPGA的发展现状

当前社会是数字化的社会，是数字集成电路广泛应用的社会。

数字集成电路本身在不断地进行更新换代。

它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路（VLSIC，几万门以上）以及许多具有特定功能的专用集成电路。

但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。

系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（FPLD），其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。

FPGA是现场可编程门阵列的简称，FPGA的应用领域最初为通信领域，但目前，随着信息产业和微电子技术的发展，可编程逻辑嵌入式系统设计技术已经成为信息产业最热门的技术之一，应用范围遍及航空航天、医疗、通讯、网络通讯、安防、广播、汽车电子、工业、消费类市场、测量测试等多个热门领域。

并随着工艺的进步和技术的发展，向更多、更广泛的应用领域扩展。

越来越多的设计也开始以ASIC转向FPGA，FPGA正以各种电子产品的形式进入了我们日常生活的各个角落。

1.2课题研究的目的和意义

时间同人们的日常生活密切相关，随着人类科技文明的发展，人们对于时钟的要求在不断地提高。

时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。

精确、统一的时间系统已成为现代科学的一个重要组成部分，在天文学和空间科学技术中，时间系统是精确描述天体和航天器运行位置及其相互关系的重要基准，也是观测系统各相关设备同步的基准．基于GPS的标准定时系统可满足授时精度高这一要求。

本课题主要对FPGA与GPS的结构、特点、性能以及在此基础上实现的时间转换进行具体的研究。

基于GPS的标准定时系统具有工作稳定、时间精度高、安全可靠、无需人工校时维护等优点,广泛应用于广播电视系统的时间授时,同步锁定及车站、码头、机场、宾馆及户外广场等场合的时间显示。

EDA（ElectronicDesignAutomation）技术是近几年迅速发展起来的计算机软件，硬件和微电子交叉的现代电子学科，涉及计算机操作系统、计算数学、电路理论和微电子学等领域，其内容广泛，综合性强。

本设计基于EDA设计的思想和方法，结合FPGA技术高度灵活性与模块化的特点，采用VHDL语言设计相关的功能化模块，实现GPS的标准定时系统的功能。

1.3论文章节安排

本论文共分为六章，分别为绪论、系统技术平台简介、系统硬件设计、系统软件设计、总结和致谢。

第一章绪论部分简单介绍了基于GPS的标准定时系统的研究背景及研究目的和意义，使读者对系统做大致了解。

第二章是系统技术平台技术简介部分。

本设计是以GPS、FPGA两大技术为基础的，本章重点介绍了这两项技术，并简单介绍了RS-232串口连接，为系统设计做好充分的知识储备。

第三章讲述了系统硬件设计。

系统硬件设计部分包括硬件总体框图及各模块框图分析，充分展示了硬件的实现过程。

第四章讲解的是系统的软件设计，首先概述了软件设计的原理，在此基础上，对重点部分程序作了分析。

第五章是全文的总结，多本次设计的成功之处和缺点作了总结。

第六章为致谢部分，感谢那些在我完成论文过程中帮助过的我的人。

2系统技术平台简介

2.1FPGA概述

2.1.1现场可编程逻辑器件（FPLD）

早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（E2PROM）三种。

由于结构的限制，它们只能完成简单的数字逻辑功能。

　　其后出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（PLD），它能够完成各种数字逻辑功能。

典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与—或”表达式来描述，所以PLD能以乘积和的形式完成大量的组合逻辑功能。

　　这一阶段的产品主要有PAL（可编程阵列逻辑）和GAL（通用阵列逻辑）。

PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。

PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和E2PROM技术。

还有一类结构更为灵活的逻辑器件是可编程逻辑阵列（PLA），它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。

PLA器件既有现场可编程的，也有掩膜可编程的。

在PAL的基础上又发展了一种通用阵列逻辑（GAL，GenericArrayLogic），如GAL16V8、GAL22V10等。

它采用了E＇PROM工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。

这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。

为了弥补这一缺陷，20世纪80年代中期，Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD（ComplexProgrammableLogicDvice）和与标准门阵列类似的FPGA（FieldProgrammableGateArray），它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。

这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。

与门阵列等其他ASIC（ApplicationSpecificIC）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品不需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产（一般在10000件以下）之中。

几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。

FPGA和CPLD的内部结构稍有不同。

通常，FPGA中的寄存器资源比较丰富，适合同步时序电路较多的数字系统；CPLD中组合逻辑资源比较丰富，适合组合电路较多的控制应用。

在这两类可编程逻辑器件中，CPLD提供的逻辑资源较少，而FPGA提供了最高的逻辑密度、最丰富的特性和极高的性能，已经在通信、消费电子、医疗、工业和军事等各应用领域当中占据重要地位。

因此，本文主要针对FPGA进行阐述。

2.1.2FPGA简介

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，是目前应用最广泛的现场可编程逻辑器件（FPLD）之一。

FPGA是一类高集成度的可编程逻辑器件，起源于美国的Xillnx公司，该公司于1985年推出了世界上第一块FPGA芯片。

在这二十年的发展过程中，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟。

从最初的1200个可用门，90年代时几十万个可用门，发展到目前数百万门至上千万门的单片FPGA芯片，Xilinx、Altera等世界顶级厂商已经将FPGA器件的集成度提高到一个新的水平。

FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。

目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

1、FPGA的基本结构

目前生产FPGA的公司主要有Xilinx、Altera、Actel、Lattice、QuickLogic等，生产的FPGA品种和型号繁多。

尽管这些FPGA的具体结构和性能指标各有特色，但它们都有一个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块，从而实现不同的设计。

FPGA器件在结构上，由逻辑功能块排列为阵列，它的结构可分为三个部分：

可编程逻辑块CLB（ConfigurableLogicBlock）、可编程I/O模块IOB（Input/OutputBlock）和可编程内部连线PI（ProgrammableInterconnect）。

如图2-1所示，CLB能够实现逻辑函数是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路。

用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功能。

不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在较大的差异。

图2-1FPGA的结构图

2、I/O信号分配

在使用FPGA时，需要努力解决好器件配置、电源管理、IP集成、信号完整性和其

它的一些关键设计问题。

以下是I/O引脚分配信号时的步骤：

1）使用一个电子数据表列出所有计划的信号分配，以及它们的重要属性，例如I/O标准、电压、需要的端接方法和相关的时钟。

　　2）检查制造商的块/区域兼容性准则。

　　3）考虑使用第二个电子数据表制订FPGA的布局，以确定哪些管脚是通用的、哪些是专用的、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。

　　4）利用以上两个电子数据表的信息和区域兼容性准则，先分配受限制程度最大的信号到引脚上，最后分配受限制最小的。

例如，你可能需要先分配串行总线和时钟信号，因为它们通常只分配到一些特定引脚。

　　5）按照受限制程度重新分配信号总线。

在这个阶段，可能需要仔细权衡同时开关输出（SSO）和不兼容I/O标准等设计问题，尤其是当你具有很多个高速输出或使用了好几个不同的I/O标准时。

如果你的设计需要局部/区域时钟，你将可能需要使用高速总线附近的管脚，最好提前记住这个要求，以免最后无法为其安排最合适的引脚。

如果某个特定块所选择的I/O标准需要参考电压信号，记住先不要分配这些引脚。

差分信号的分配始终要先于单端信号。

如果某个FPGA提供了片内端接，那么它也可能适用于其他兼容性规则。

　　6）在合适的地方分配剩余的信号。

　　在这个阶段，考虑写一个只包含端口分配的HDL文件。

然后通过使用供应商提供的工具或使用一个文本编辑器手动创建一个限制文件，为I/O标准和SSO等增加必要的支持信息。

准备好这些基本文件后，你可以运行布局布线工具来确认是否忽视了一些准则或者做了一个错误的分配。

3、FPGA的基本特点

FPGA的基本特点主要有：

　　1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

　　3）FPGA内部有丰富的触发器和I／O引脚。

　　4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

　　5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

　　可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

　　FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FP